수십억 개의 스위치를
금속의 길로
잇다
트랜지스터가 아무리 빨라도 신호가 지나갈 길이 막히면 칩은 느려진다. 칩 위에는 폭이 수십 nm까지 가늘어진 금속 선이 여러 층으로 쌓여 트랜지스터들을 잇는다. 이 교과서는 금속의 저항이 어디서 오는지에서 출발해, 금속을 쌓고 채우고 깎는 공정, 콘택, 배선이 끊어지는 신뢰성 문제, 새로 등장하는 금속, 장비와 계측, 현업에서 부딪히는 문제까지 시뮬레이터로 직접 움직여 보며 익히게 한다.
메탈 · 칩 속 금속의 길을 잇는 친구첫 실험: 전자가 원자를 밀어낸다
배선에 전류가 흐르면 수많은 전자가 금속 원자에 부딪히며 지나간다. 원자 하나하나는 아주 조금씩 전자가 가는 쪽으로 밀린다. 오랜 시간이 쌓이면 전자가 들어오는 쪽에는 원자가 빠져나간 빈자리(Void)가 모이고, 반대쪽에는 원자가 밀려 쌓인다. 이것이 배선을 끊는 대표적인 고장인 Electromigration이다. 7장에서 자세히 다룬다.
배선 속 원자의 이동과 Void
숫자로 보는 금속 배선
이 교과서를 끝내면 아래 숫자가 어디서 나오는지, 공정에서 무엇을 뜻하는지 설명할 수 있게 된다.
Cu 속 전자가 한 번 부딪힌 뒤 다음에 부딪힐 때까지 가는 평균 거리. 배선 폭이 이보다 좁아지면 표면과 결정립계에 부딪히는 일이 늘어 비저항이 커진다(2장).
IRDS 2023 로드맵이 적은 가장 가는 배선(Mx)의 선 저항. 피치 32 nm(2023년)에서 24 nm(2025년)로 줄 때다. 1 µm짜리 선 하나가 수백 Ω이다(1·2·8장).
10 mA/cm²로 Cu를 전기 도금할 때 막이 자라는 속도. Faraday 법칙으로 계산한 값이다. 도금에서는 흘린 전하가 곧 두께다(4장).
막 도금한 Cu의 비저항이 기대값보다 높은 정도. 상온에 두기만 해도 몇 시간에 걸쳐 결정립이 자라며 내려간다. 그래서 CMP 전에 어닐한다(4장).
Cu 배선 Electromigration의 활성화 에너지. 위를 덮는 Cap이 없을 때와 Ta/TaN으로 덮었을 때다. 원자가 새는 길(계면)을 막으면 수명이 크게 는다(7장).
Cu 배선의 Blech 곱 (jL)c(단일 다마신, 300 °C 측정). 전류 밀도 × 길이가 이보다 작은 짧은 배선은 EM으로 끊어지지 않는다(7장).
이 책을 읽는 방법
눈으로 읽고 끝나는 책이 아니다. 숫자를 바꿔 보고, 결과를 먼저 예측해 보고, 왜 그런지 설명해 보는 책이다.
전체 챕터
1~2장은 원리, 3~6장은 공정, 7~8장은 신뢰성과 미래, 9~10장은 장비와 계측, 11장은 현업의 이상 분석이다.
세미툰 공정 교과서 시리즈
반도체 공정을 한 권씩 나누어 같은 방식으로 만든다. 캐릭터마다 맡은 공정이 있다.
이 페이지의 근거
홈 화면의 숫자 카드에 쓴 근거만 모았다. 각 장 끝에는 그 장에서 인용한 참고문헌이 있고, 책 전체의 참고문헌은 12장 · 전체 참고문헌에서 한꺼번에 볼 수 있다. 근거: Cu의 평균 자유 행로, IRDS 선 저항 목표, 도금 속도 계산의 상수(패러데이 상수, Cu 원자량, Cu 밀도), 도금 Cu의 자가 어닐, Cap에 따른 EM 활성화 에너지, Blech 곱.