단차 피복과 Gap Fill

단차 피복이란

앞의 장들에서 본 증착은 주로 평평한 웨이퍼 위의 이야기였다. 실제 웨이퍼 위에는 앞 공정에서 깎고 쌓은 구조가 이미 솟아 있거나 파여 있다. 이런 높낮이를 단차(Step)라 하고, 그 위에 쌓은 막이 단차의 윗면·옆벽·바닥을 얼마나 고르게 덮는지를 단차 피복(Step coverage)이라 한다. 구조의 깊이를 폭으로 나눈 값은 종횡비(Aspect ratio, AR)다. 폭 50 nm, 깊이 200 nm인 트렌치라면 AR은 4다.

단차 피복은 보통 두께의 비로 나타낸다. 가장 흔한 정의는 바닥 두께를 윗면 두께로 나눈 값이고, 구조 깊이의 절반쯤에서 잰 옆벽 두께를 윗면 두께로 나누기도 한다. 둘 다 백분율로 쓰는 일이 많다. 정의가 둘이므로 숫자를 말할 때는 어느 쪽인지 함께 밝혀야 한다. 대부분의 CVD는 입구 쪽에 막이 더 두껍게 쌓여 단차 피복이 1보다 작다.

비슷한 말로 컨포멀리티(Conformality)가 있다. Cremers 등은 두 말을 구분한다. 웨이퍼 전체(예를 들어 지름 300 mm)에서 두께와 조성이 같으면 균일한(Uniform) 막이고, 3차원 구조의 모서리를 돌아 안쪽까지 같은 두께를 유지하면 컨포멀한(Conformal) 막이다. 3장의 균일도가 웨이퍼 크기의 문제였다면, 이 장의 단차 피복은 수십 nm 크기 구조의 안쪽 문제다.

막이 단차에서 해야 할 일은 두 가지로 나뉜다. 하나는 단차를 같은 두께로 덮는 일이다. 게이트 옆벽에 세우는 Spacer가 대표적이다. Spacer의 모양이 이온 주입 프로파일과 접합 위치를 정하므로, Spacer 막의 요건에서 높은 컨포멀리티가 첫 번째로 꼽힌다. 다른 하나는 좁은 틈을 빈 곳 없이 메우는 일, 곧 Gap fill(갭필)이다. 소자 사이를 절연하는 STI(Shallow Trench Isolation) 트렌치, 트랜지스터와 첫 배선 사이를 채우는 PMD(Pre-Metal Dielectric), 배선 사이의 IMD·ILD가 모두 절연막으로 메워야 하는 틈이다. 장비사는 HDP-CVD Gap fill 장비의 쓰임새로 바로 이 자리들(STI, PMD, IMD, ILD, 패시베이션)을 든다. 3D NAND에서는 수십 층을 꿰뚫는 채널 홀처럼 종횡비가 훨씬 큰 구조가 나온다. 이 장의 나머지는 이 질문 하나를 따라간다. 왜 좁은 틈은 입구부터 막히는가.

분자가 틈 안으로 들어가는 법

기체 분자가 좁은 틈 안에서 어떻게 움직이는지부터 보자. 열쇠는 분자가 다른 분자와 부딪히기 전까지 평균적으로 날아가는 거리, 곧 평균 자유 행로(Mean free path, \(\lambda\))다.

\(\lambda\)를 구조의 폭과 비교한 값이 Knudsen 수(Knudsen number, Kn)다. Kn ≫ 1이면 분자는 다른 분자 대신 벽과만 부딪히는 분자 흐름(Molecular flow)이고, Kn ≪ 1이면 분자끼리 자주 부딪히는 점성 흐름, 그 사이는 전이 영역이다. Saraswat의 강의 노트는 압력에 따른 \(\lambda\)의 대략적인 값을 표로 준다. 여기에 폭 100 nm인 틈을 넣어 Kn을 계산하면 다음과 같다.

LPCVD(약 0.5 Torr)나 PECVD(0.5 mTorr~1 Torr)의 압력에서는 \(\lambda\)가 구조보다 훨씬 길어서, 비아나 트렌치 안에서는 기체 분자끼리의 충돌을 무시하고 벽과의 충돌만 생각하면 된다. Cremers 등도 흐름형·펌프형 반응기에서 폭이 약 1 µm보다 좁은 구조는 분자 흐름 영역에 있다고 정리한다. 표의 대기압 줄에서 보듯 압력이 아주 높으면 사정이 달라지지만, 이 장의 모델은 모두 분자 흐름을 가정한다.

분자 흐름에서 분자 하나의 일생은 단순하다. 입구로 들어온 분자는 직선으로 날아가 벽에 닿는다. 닿은 자리에서 반응해 막의 일부가 되거나, 붙지 않고 다시 튀어 나간다. 벽과의 충돌 가운데 막에 붙는 비율이 부착 확률(Sticking probability, 부착 계수 s)이다. 이렇게 붙지 않고 다시 튀어 나와 다른 곳에 쌓이는 경로를 재방출(Re-emission)이라 부른다. 이 장의 모델은 튀어 나가는 방향이 거울 반사가 아니라 표면의 법선 주위로 흩어진다고(cosine 분포) 가정한다.

여기서 단차 피복의 핵심이 나온다. 입구에서 곧장 바닥까지 날아올 수 있는 방향은 좁기 때문에, 구조의 아래쪽이 직접 받는 플럭스는 입구 근처보다 훨씬 작다. 하지만 부착 확률이 1보다 충분히 작으면 분자는 벽에 여러 번 부딪히면서 아래쪽까지 내려간다. 부착 확률이 낮을수록 튕기는 횟수가 늘어 바닥까지 갈 확률이 커지고, 단차 피복이 좋아진다. Cale와 Raupp는 긴 트렌치 안의 자유 분자 흐름을 식으로 세워 부착 계수 0부터 1까지 풀었고, LPCVD는 부착 계수가 작을수록 단차 피복이 좋아진다는 경험적 결과와 맞음을 보였다. 거꾸로 부착 확률이 1에 가까운 PVD는 좁은 구조를 고르게 덮지 못한다. 공정마다의 부착 확률은 다음과 같다.

부착 확률이 아주 낮을 때 분자가 벽에 몇 번 부딪히는지는 간단히 셈해 볼 수 있다. 아무것도 붙지 않는 극한에서는 구조 안의 기체가 고르게 섞여 모든 벽이 같은 플럭스를 받는다. 그러면 들어온 분자 하나가 다시 나가기 전까지 부딪히는 평균 횟수는 (벽의 넓이 ÷ 입구의 넓이)와 같다. 계산하면 긴 트렌치는 1 + 2·AR번, 원통 홀은 1 + 4·AR번이다(원리에서 나온 해석). AR 10인 홀이라면 분자 하나가 평균 41번 벽을 친다. 같은 AR이라도 홀은 트렌치보다 벽이 많고 입구가 좁다. 그렇다면 결과는 얼마나 다를까?

Gordon 등은 이 차이를 일반화한 종횡비로 설명했다. \(a = L\,p/(4A)\)(\(L\): 깊이, \(p\): 단면의 둘레, \(A\): 단면적)로 정의하면 원통 홀은 \(a = L/w\), 긴 트렌치는 \(a = L/(2w)\)가 되어, 단면의 AR이 같아도 트렌치의 \(a\)는 절반이다. \(a\)가 클 때 컨포멀하게 덮는 데 필요한 노출량은 \(a^2\)에 비례하므로, 홀에는 같은 AR의 트렌치보다 약 4배의 노출이 필요하다. 단면 사진의 깊이와 폭만으로는 덮기 어려운 정도를 다 말할 수 없다는 뜻이다. 그래서 Cremers 등은 구조를 같은 노출이 필요한 원통 홀의 AR, 곧 등가 종횡비(Equivalent aspect ratio, EAR)로 바꿔 비교한다. 아래 시뮬레이터로 부착 확률과 AR을 바꿔 가며 두 구조를 비교해 보자.

근거: 분자 흐름과 재방출, 부착 확률의 정의. 몬테카를로 계산에서 바닥이 인접한 옆벽보다 빨리 덮이는 현상은 입구에서 바닥으로 곧장 오는 플럭스로 설명된다.

Overhang과 Void, 그리고 Seam

덮기와 메우기는 비슷해 보이지만 메우기가 훨씬 어렵다. 막이 자랄수록 틈의 폭이 줄어 종횡비가 계속 커지기 때문이다. 폭 40 nm, 깊이 120 nm(AR 3)의 트렌치를 예로 들어 보자. 양쪽 벽과 바닥에 15 nm씩 막이 쌓이면 남은 틈은 폭 10 nm, 깊이 105 nm로 AR이 10을 넘는다(계산). 처음에는 입구가 아주 조금 빨리 자라도, 틈이 좁아질수록 그 차이가 점점 크게 작용한다.

이 과정을 순서대로 보자. 입구 근처가 바닥보다 플럭스를 더 받아 더 빨리 자라면, 입구 모서리에 막이 혹처럼 튀어나온다. 이것이 Overhang(오버행)이다. 양쪽 Overhang이 계속 자라 입구를 막아 버리면(Pinch-off(핀치오프)) 그 아래로는 더 이상 분자가 들어가지 못하고, 안에 빈 공간이 남는다. 이 빈 공간이 Void(보이드)다. Void의 단면은 열쇠 구멍처럼 위가 좁고 아래가 넓은 경우가 많아 Keyhole(키홀)이라고도 부른다. 평행판 PECVD처럼 옆벽 증착이 바닥보다 훨씬 느린 공정에서 Keyhole Void가 생기기 쉽다. HDP-CVD 특허도 모서리의 Overhang이 틈이 차는 속도보다 빨리 빵 덩어리처럼 부풀어(Breadloafing(브레드로핑)) 서로 만나면 안에 Void가 갇힌다고 적는다.

그렇다면 모든 면이 정확히 같은 속도로 자라면 어떨까? 양쪽 벽에서 자란 막이 트렌치 한가운데서 동시에 만난다. Void는 없지만 두 막이 맞닿은 경계면이 남는다. 이것이 Seam(심)이다. 특허에 기술된 내용을 보면, 금속 대체 게이트 공정의 Si 더미 게이트 한가운데에 Seam이 생기고, 이 Seam이 뒤 공정에서 열려 구조 불량을 일으킬 수 있다. 같은 특허는 열 CVD로 a-Si를 채울 때 트렌치 위쪽의 증착이 바닥보다 빨라 좁은 Seam이나 Void가 보인다고 쓴다. 정리하면 Void는 위가 먼저 닫혀서(SC < 1) 생기고, Seam은 고르게 자란 막(SC ≈ 1)이 가운데서 만나서 생긴다. 이 구분은 위 특허들의 서술에서 끌어낸 해석이다.

이제 막이 자라는 과정을 직접 계산해 보자. 이 절과 5절의 단면 모델은 트렌치 단면을 작은 칸으로 나눈다. 매 순간 표면의 칸마다 하늘(트렌치 위)에서 곧장 오는 플럭스와 다른 벽에서 튕겨 온 플럭스를 직선 광선으로 계산하고, 받은 만큼 막을 조금 쌓는다. 막이 쌓여 모양이 바뀌면 플럭스를 다시 계산한다. 형상이 플럭스가 다시 분포하는 시간보다 훨씬 천천히 변한다고 보는 이 가정은 Cale와 Raupp가 쓴 유사 정상 상태 가정과 같다. 위와 이어지지 않은 빈 칸이 트렌치 단면의 1%를 넘으면 Void로 센다.

가운데 패널의 결과는 앞의 특허 문장 그대로다. 부착 확률을 낮추면 Void가 작아지지만, 막이 자랄수록 남은 틈의 종횡비가 커지므로 마지막에는 결국 입구가 먼저 닫힌다. 같은 특허는 종횡비 10:1을 넘는 구조를 CVD로 컨포멀하게 덮으려면 부착 계수가 아주 낮아야(예: 10⁻³ 미만) 한다고 쓴다. ALD는 사정이 다르다. ALD에서도 입구 쪽이 먼저 반응물을 많이 받지만, 표면 반응이 포화되면 그 자리에서는 더 이상 반응하지 않으므로 입구가 막히지 않고 반응물이 더 깊이 들어간다. 그래서 ALD는 하프늄 아마이드와 물로 종횡비 43인 구멍을 완전히 컨포멀하게 덮을 수 있었고, 종횡비 35가 넘는 구멍에서 100% 단차 피복을 보였다. 다만 오른쪽 패널처럼 메우면 가운데에 Seam이 남는다. ALD의 사이클과 포화는 6장(ald.html)에서 다룬다.

틈을 메우는 공정들

입구가 먼저 닫히는 문제를 푸는 방법은 크게 네 갈래다. ① 쌓는 동시에 입구를 깎는다(HDP-CVD). ② 플라즈마 없이 표면 반응을 골라 고르게 쌓는다(O₃/TEOS 열 CVD). ③ 막을 액체처럼 흘려 넣은 뒤 굳힌다(Flowable CVD). ④ 스스로 멈추는 반응으로 한 층씩 쌓는다(ALD). 하나씩 보자.

HDP-CVD: 쌓으면서 깎는다. 고밀도 플라즈마 CVD(High Density Plasma CVD, HDP-CVD)는 플라즈마를 만드는 전원과 웨이퍼에 거는 바이어스를 따로 조절한다. 바이어스로 가속된 이온이 막을 스퍼터 식각하므로, 이를 잘 쓰면 종횡비가 큰 틈을 메울 만큼 단차 피복을 높일 수 있다. 스퍼터 수율은 이온이 들어오는 각도에 따라 다르므로 모서리에 비스듬한 면, 곧 Facet(패싯)이 생기고, Facet 형성과 증착 속도를 조절하면 높은 종횡비에서도 Void를 피할 수 있다. 특허에 기술된 내용을 보면, HDP CVD에서 트렌치 위 모서리는 다른 곳보다 3~4배 빨리 깎이고 초기 채움 막의 단면은 V자가 된다. 플라즈마와 바이어스의 원리는 4장(pecvd.html)에서 보았다.

증착과 스퍼터의 균형은 D/S 비(Deposition-to-sputter ratio)로 나타낸다. Applied Materials 특허는 D/S를 (순 증착 속도 + Blanket 스퍼터 속도) ÷ Blanket 스퍼터 속도로 정의하고, Blanket 스퍼터 속도는 같은 레시피를 증착 기체 없이 돌려 잰다. D/S가 크면 증착이, 작으면 스퍼터가 우세하다. 같은 특허는 단계마다 D/S를 바꾸는 예로 첫 증착 10~30, 식각 뒤 나머지 증착 4~10을 든다. 다른 특허는 D/S를 증착 속도 ÷ 스퍼터 속도로 쓰는 등 정의가 조금씩 다르다. 균형이 무너지면 양쪽에서 문제가 생긴다. 증착과 함께 일어나는 스퍼터는 틈을 열어 두는 역할을 하는데도, 모서리의 Overhang이 틈보다 빨리 자라 Void를 가두는 일이 생긴다. 그러니 D/S가 너무 커서 스퍼터가 약하면 모서리를 다듬지 못해 Overhang이 더 쉽게 자란다(원리에서 나온 해석). 반대로 D/S가 약 3보다 작으면 종횡비 3이 넘는 트렌치도 Void 없이 채울 수 있지만 채움 막이 아닌 주변 막이 깎일(Clipping) 수 있다고 특허에 기술되어 있다. 스퍼터를 키우려고 Ar을 많이 흘리면 깎여 나온 절연막이 옆벽에 다시 쌓여 트렌치 바닥 근처에 Keyhole이 생기기 쉽다는 서술도 있다. 아래 시뮬레이터는 이 균형을 각도별 순 성장 속도로 풀어 본 학습용 모델이다.

근거: 스퍼터 수율의 각도 의존과 Facet, D/S의 정의와 Overhang에 의한 Breadloafing Void, D/S가 작으면 Clipping, 재증착에 의한 바닥 근처 Keyhole.

시뮬레이터의 창이 AR과 함께 좁아지는 모습은 실제 기록과도 방향이 같다. 2002년에 출원된 특허는 당시 HDP CVD가 폭 0.17 µm보다 넓고 AR 3 미만인 트렌치만 완전히 채울 수 있었고, 폭이 0.13 µm 이하로 줄면 AR이 4.3 이상으로 커질 수 있다고 썼다. 그래서 증착 사이에 식각을 끼워 넣는 Dep–Etch–Dep(증착–식각–증착)이 쓰였다. 식각 단계는 일부 채워진 틈의 모양을 다시 다듬어 입구를 열어 주며, 이때 아래 구조가 손상되지 않게 주의해야 한다. 식각에는 대개 NF₃ 같은 불소 화학종을 쓰지만 모든 경우에 맞지는 않는다는 지적도 있다.

O₃/TEOS 열 CVD (SACVD, HARP). 플라즈마를 쓰지 않고 오존(O₃)과 TEOS의 열 반응으로 산화막을 쌓는다. Shareef 등은 대기압보다 낮은 압력, 곧 SACVD(Subatmospheric CVD) 조건(300~500 °C, 30~200 Torr)에서 이 공정을 트렌치 채움에 썼다. 증착 온도를 높이면 높은 종횡비 트렌치의 단차 피복이 크게 좋아지지만 증착 속도는 낮아졌고, 온도와 O₃/TEOS 비를 높이면 습식 식각 속도가 낮아져 막질이 좋아졌다. Applied Materials는 O₃/TEOS 화학의 비플라즈마 열 CVD 산화막을 HARP라는 이름으로 STI·PMD Gap fill에 공급하며, 플라즈마 손상이 없고 인장 응력을 주는 막이라고 설명한다(제조사 설명).

Flowable CVD: 흘려 넣고 굳힌다. 특허에 기술된 내용을 보면, Flowable CVD(FCVD)는 기체 상태의 Si 전구체와 산화제를 반응시켜 응축된 흐르는 막을 만들고, 이 막이 틈을 채운 뒤 열·UV·전자빔·플라즈마 같은 처리로 산화막으로 바꾼다. 막이 아래로 흘러 고이므로 입구가 먼저 닫히는 문제를 비켜 간다. Applied Materials는 2010년 보도 자료에서 20 nm 이하 소자 분리용 FCVD가 종횡비 30:1이 넘는 틈을 액체 같은 막으로 바닥부터 Void 없이 채운다고 주장했다(제조사 주장). 다만 흐르는 막은 막질이 나쁘거나 추가 처리가 필요할 수 있다. Lam Research는 기존 CVD·확산로·Spin-on Gap fill이 막질, 수축, Void 사이의 맞바꿈에 묶여 있다고 설명한다.

ALD: 한 층씩, 그리고 아래부터. 3절에서 보았듯 ALD는 입구가 먼저 막히지 않아 좁은 구조를 고르게 덮는 데 가장 강하다. 하지만 메우기에는 두 가지가 걸린다. 첫째, 양쪽 벽에서 같은 두께로 자라므로 가운데에 Seam이 남는다. 둘째, 느리다. 2006년에 출원된 특허는 ALD의 성장 속도가 보통 사이클당 0.2 nm 이하여서 얇은 막에는 쓰이지만 틈을 메우는 데는 맞지 않는다고 썼다. 그 뒤 장비사들은 ALD로 메우는 방법을 내놓았다. Lam Research의 Striker ALD 제품군은 쓰임새로 Gap fill 절연막을 들고, 2020년에 발표한 ICEFill은 독자적인 표면 개질로 아래쪽이 먼저 자라게 해 Void 없이 채우면서 ALD 막질을 지킨다고 설명한다(제조사 설명). Applied Materials 특허는 막을 깎아 홈을 만들고 다시 쌓는 순환을 Seam이 없어질 때까지 되풀이하는 방법을 기술한다.

표의 근거: HDP, O₃/TEOS, Flowable CVD, ALD.

도전: Void 없이 메워라

3절의 단면 모델로 세 개의 트렌치를 메워 보자. 공정은 열 CVD와 ALD 가운데 고르고, 열 CVD라면 부착 확률을 정한다. 목표는 단 하나, 트렌치 단면의 1%를 넘는 Void를 남기지 않는 것이다. Seam은 남아도 된다. 문제를 풀다 보면 2절과 3절에서 본 두 가지, 곧 부착 확률의 효과와 막이 자랄수록 틈이 어려워진다는 사실을 직접 겪게 된다.

세 문제를 풀고 나면 하나의 규칙이 보인다. 이 모델에서 AR이 1에서 2로 두 배가 되자, Void를 없애는 데 필요한 부착 확률이 약 0.06 이하에서 약 0.01 이하로 5배 넘게 낮아졌다(s를 로그 눈금 0.25 간격으로 바꿔 가며 계산한 모델 값이다. 도전 문제의 눈금으로는 0.03과 0.01). 단면이 깊어질수록 필요한 조건이 그보다 빠르게 까다로워진다는 점은, ALD에서 필요한 노출량이 일반화 종횡비의 제곱에 비례한다는 결과와 같은 방향이다. 그리고 AR 6에서는 쓸 수 있는 가장 낮은 부착 확률(0.003)로도 가는 Void가 남았다. 부착 확률을 얼마든지 낮출 수 있는 전구체와 조건이 늘 있는 것은 아니다. 부착 확률만으로 버티는 데는 한계가 있고, 그때는 반응 방식 자체를 바꿔야 한다. 현장의 답이 HDP의 스퍼터, 흐르는 막, ALD처럼 서로 다른 원리로 갈라지는 이유다.

3D NAND와 앞으로

3D NAND는 메모리 셀을 위로 쌓는다. 먼저 산화막과 질화막(또는 산화막과 실리콘)을 번갈아 쌓아 수십 층의 몰드를 만든다. 2011년 Applied Materials 특허는 이런 적층을 한 PECVD 챔버에서 진공을 깨지 않고 번갈아 증착하며, 8쌍·16쌍·24쌍 이상, 층마다 100~1000 Å 두께를 예로 든다. 층이 늘수록 이 몰드를 꿰뚫는 채널 홀을 높은 종횡비로 식각해야 하고, 그 깊은 홀 안에 막을 고르게 쌓아야 한다. BiCS 구조는 홀 안의 ONO(산화막–질화막–산화막) 막에 LPCVD SiN과 TEOS를 썼다.

질화막을 나중에 금속 게이트로 바꾸는 게이트 교체(Gate replacement) 흐름은 이 장의 주제가 그대로 되풀이되는 무대다. 순서는 산화막/질화막 다층 증착 → 채널 홀 식각 → 채널 폴리실리콘 → 건식 식각으로 워드라인 분리 → 질화막 제거 → 게이트 절연막과 금속 게이트 증착이다. 질화막을 빼낸 자리는 워드라인 분리 홈(슬릿)에서 옆으로 뻗은 좁은 틈, 말하자면 옆으로 누운 트렌치다. 슬릿에서 들어온 분자가 이 틈의 안쪽 끝까지 가야 하므로 2~3절의 원리가 그대로 적용된다(원리에서 나온 해석). 아래에서 단계를 하나씩 눌러 보자.

단계별 근거: 게이트 교체 순서와 높은 종횡비의 홀 식각, 한 챔버에서 번갈아 쌓는 산화막/질화막 몰드, 워드라인 텅스텐 채우기의 불소·응력 문제.

옆으로 누운 틈을 메우는 재료에도 이 장 밖의 문제가 따라온다. Lam Research는 3D NAND의 층이 늘면서 워드라인을 텅스텐으로 채울 때 두 가지 문제가 드러났다고 설명한다. 텅스텐 막의 불소가 주변 절연막으로 퍼져 결함을 만들고, 48쌍이 넘는 소자에서는 누적된 응력으로 웨이퍼가 크게 휜다. 채워야 할 구조도 점점 좁아지고 종횡비가 커진다. 회사는 ALD로 불소를 줄인 텅스텐을 해법으로 내세운다(제조사 설명). 절연막 쪽에서도 같은 회사가 3D NAND에 많은 높은 종횡비 구조와 DRAM·로직의 패턴 쓰러짐 방지를 겨냥한 ALD Gap fill을 내놓았다(제조사 설명). 구조가 3차원으로 갈수록 "고르게 덮기"와 "빈틈없이 메우기"는 소자 설계의 한계를 정하는 문제가 된다.

이 장에서 본 부착 확률과 노출의 관계는 6장(ald.html)의 ALD 포화와 이어지고, Gap fill 막의 품질을 재는 습식 식각 속도와 응력은 7장(films.html), 단면 계측은 10장(metrology.html)에서 다룬다.