현업 이상 분석

CVD 이상은 어디서 드러나나

이온 주입은 웨이퍼에 눈에 보이는 흔적을 거의 남기지 않아 잘못되어도 공정 끝에서야 드러나기 쉽다. CVD는 사정이 조금 낫다. 증착이 끝나면 막 두께와 굴절률을 빛으로 바로 잴 수 있고, 웨이퍼의 휨으로 응력을, 레이저 산란으로 파티클을 잰다(10장). 문제는 이 측정을 모든 웨이퍼에서 하지는 않는다는 점이다. Infineon의 PECVD Si₃N₄ 캡층 사례에서 두께는 샘플로 고른 웨이퍼의 여러 지점을 광학으로 재서 평균했고, 그 값으로 다음 로트의 증착 시간을 정하는 R2R 제어(Run-to-Run control, 앞 로트의 결과로 다음 로트의 레시피를 고치는 제어)를 돌렸다. 같은 논문은 정해진 측정과 측정 사이에 생긴 공정의 이동이나 드리프트를 제때 잡지 못할 수 있다는 점을 샘플링의 약점으로 꼽는다.

그래서 현업은 감시 그물을 여러 겹 친다. 공개 문헌에 나온 수단을 검출 시점 순서로 묶으면 네 겹이 된다. 이 묶음은 여러 문헌을 모아 이 책이 정리한 것이다.

1. 장비 신호와 FDC. 챔버 압력과 압력 조절 밸브의 위치, 기체 유량, RF 순방향·반사 전력, 웨이퍼 온도, 마지막 습식 세정 뒤 처리한 웨이퍼 수 같은 값을 모아 감시한다. 이런 체계를 FDC(Fault Detection and Classification, 장비 데이터로 이상을 잡고 분류하는 체계)라 부른다. 아킹을 잡으려면 직류 바이어스 전압 V_DC, 첨두 간 전압 V_pp, RF 주파수도 본다.
2. 모니터 웨이퍼와 인라인 계측. 두께, 굴절률, 웨이퍼 안 균일도를 잰다. 균일도는 예를 들어 9점 두께의 표준편차 s를 평균 x̄로 나눈 U% = 100·s/x̄로 나타낸다. 맨 Si 모니터 웨이퍼를 레이저로 훑어 증착 전후에 늘어난 파티클 수, 곧 Adder(공정을 거치며 더해진 파티클 수)를 세는 것은 장비 청정도를 보는 효과적인 방법이다. 검사 장비는 파티클의 크기를 PSL(폴리스타이렌 라텍스) 표준 입자의 산란 세기와 비교해 정한다. 유전체 막 위에서는 바탕 신호(Haze)가 막의 반사율을 따라 달라지므로 막마다 측정 조건을 따로 맞춰야 한다.
3. 결함 검사와 리뷰. 패턴 웨이퍼 검사 장비가 결함 좌표를 남기면 리뷰 SEM이 그 자리를 다시 찾아 찍고, 자동 분류(ADC)를 거쳐 수율 분석으로 넘긴다. 분류가 빠를수록 수율 이탈에 빨리 대응한다.
4. 전기 검사와 신뢰성. 안테나 시험 구조의 게이트 누설, 이웃 콘택 사이의 단락, PMOS의 NBTI처럼 증착이 남긴 흔적이 소자 특성으로 나타난다. 가장 늦다. Void 때문에 이웃 콘택이 이어진 소자는 몇 달 동안 발견되지 않을 수 있다고 한 특허는 적었다.

층마다 볼 수 있는 고장이 다르다. 아래 EXPLORE에서 고장을 바꿔 가며 원인이 어디에 있고, 어느 층이 처음 확실히 잡고, 증상은 어디서 터지는지 보자. 줄을 누르면 그 층이 이 고장에서 무엇을 보고 무엇을 놓치는지 나온다.

표시의 근거: FDC 변수와 샘플링의 약점, 아킹 신호, 맨 모니터 웨이퍼의 레이저 스캔, 기체 속 핵 생성의 문턱, 세정 뒤 증착 횟수와 adder, 가장자리 링 조각과 수율, AlF₃와 막 특성 드리프트, 차징 모니터 웨이퍼와 안테나 구조, 웨이퍼 모양과 overlay, CMP 불균일, Void와 voltage contrast, 어레이 안 스페이서 두께.

위층과 아래층 사이의 빈틈을 메우려는 시도가 가상 계측(Virtual Metrology, VM)이다. 재지 않은 웨이퍼의 결과를 장비 신호로 예측한다. Purwins 등은 Infineon의 양산 데이터로 PECVD Si₃N₄ 캡층의 두께를 FDC 변수 150여 개에서 예측했다. 9개월 동안의 웨이퍼 450장으로 학습하고, 학습 기간이 끝나고 5개월 뒤부터 5개월 동안의 데이터로 검증했다. 공정 챔버 3대는 평균 두께가 챔버에 따라 뚜렷이 달라(분산 분석 p = 2.4×10⁻¹²) 챔버마다 모델을 따로 만들었다. 비교한 회귀 방법 가운데 SVR(서포트 벡터 회귀)이 가장 좋았고, 예측 오차의 RMSE가 두께 표준편차의 0.432배였다. 이 예측값은 장비를 멈추는 데 쓰거나 R2R 제어기에 넣을 수 있다.

파티클: 기체 속에서, 플라즈마 속에서, 벽에서

파티클은 수율의 오래된 적이다. 실레인 입자를 다룬 한 연구의 서론은 수율 손실의 절반 이상이 파티클 결함에서 온다는 추정과, 0.045 µm보다 큰 입자가 2004년이면 수율 손실을 낳을 것이라는 2001년 ITRS의 전망을 인용한다. CVD의 파티클은 크게 세 곳에서 온다. 반응이 웨이퍼 표면이 아니라 기체 속에서 먼저 일어나 생기는 입자, 플라즈마 속에서 자라는 입자, 그리고 챔버 벽과 부품에 쌓인 막에서 떨어진 조각이다. 아래 그림은 이 장에서 다룰 이상의 출처를 PECVD 챔버 하나에 모아 그린 개념도다.

기체 속 핵 생성

2장에서 본 대로 CVD가 원하는 반응은 웨이퍼 표면에서 일어나는 반응이다. 반응이 기체 속에서 먼저 일어나면 고체 핵이 공중에서 생겨 입자가 된다. Nijhawan 등은 약 1 Torr의 평행판 샤워헤드 반응기에서 실레인(SiH₄)을 열분해하며 이 과정을 측정하고 계산했다. 실리콘 수화물 클러스터가 입자의 핵이 되고, 표면 반응과 응집으로 자란다. 핵심은 문턱이다. 입자는 임계 압력(모델 1.4 Torr, 측정 1.5 Torr)과 임계 온도(2.0 Torr, SiH₄ 200 sccm에서 모델 720 °C, 측정 715 °C)를 넘어야 생겼다. 압력을 올리면 파티클이 어떻게 변할지 먼저 예측해 보자.

같은 연구에서 실레인 비율을 낮추면 입자가 작아졌고, H₂로 희석하는 쪽이 N₂로 희석하는 쪽보다 입자를 더 잘 억제했다. 입자가 모이는 자리도 흥미롭다. 입자는 뜨거운 웨이퍼와 차가운 샤워헤드 사이의 얇은 층에 모였다. 아래로 흐르는 기체가 입자를 웨이퍼 쪽으로 밀고, 온도 기울기가 입자를 차가운 쪽으로 미는 열영동(Thermophoresis)이 그 힘과 맞서 균형을 이루는 곳이다. 문턱이 있는 현상은 이상 분석에서 독특한 지문을 남긴다. 레시피를 조금 바꿨을 뿐인데 adder가 갑자기 늘었다면, 바뀐 조건이 문턱을 넘었는지부터 본다(원리에서 나온 해석). 기체 속 반응과 압력의 관계는 3장에서 다룬다.

플라즈마 속에서 자라는 입자

PECVD의 실레인 플라즈마에서도 입자가 자란다. 저압 Ar–SiH₄ 방전에서 입자는 세 단계로 생겼다. 먼저 최대 10¹⁰ cm⁻³의 결정질 클러스터가 빠르게 생기고, 이들이 최대 50 nm의 응집체로 뭉치면서 개수가 급격히 줄고, 마지막으로 개수를 유지한 채 SiH_x 증착으로 자란다. 비정질 실리콘 소자를 만드는 조건의 순수 SiH₄ RF 방전에서는 반지름 4~25 nm의 입자가 관찰되었고, 압력이나 RF 전압을 조금만 올려도 입자 밀도가 몇 자릿수 늘었다. 모델 계산도 입자 밀도가 전력, 압력, 전극 간격의 작은 변화에 여러 자릿수 바뀐다고 예측한다. 열 CVD의 문턱과 닮은 모습이다.

플라즈마 속 입자가 언제 웨이퍼에 떨어지는지도 중요하다. 실리콘 식각 플라즈마를 레이저 산란으로 관찰한 연구에서 입자는 음으로 대전되어 Sheath(플라즈마와 벽·전극 사이의 얇은 전기장 층) 경계에 갇혀 떠 있다가, RF를 끄는 순간 웨이퍼 위로 떨어졌다. 식각 플라즈마의 관찰이므로 PECVD에 그대로 옮기는 것은 유추다. 그래도 플라즈마를 끄는 단계의 순서와 그때의 기체 흐름이 파티클과 관련될 수 있다는 것은 확인해 볼 만한 가설이 된다(원리에서 나온 해석). Sheath는 4장에서 다룬다.

벽과 부품에 쌓인 막

증착은 웨이퍼에만 일어나지 않는다. 챔버 벽에 쌓인 막은 제거하지 않으면 파티클원이 되므로, NF₃ 같은 불소 계열 기체로 웨이퍼 한 장마다 또는 n장마다 챔버를 건식 세정한다. 세정에서 온 불소는 벽과 라이너에 갇혔다가 뒤의 막으로 나올 수 있어, 세정 뒤에는 벽을 얇은 막(흔히 SiO₂)으로 덮는 시즈닝(Seasoning)을 한다. 벽의 막은 웨이퍼의 막과 성질도 다르다. 6인치 PECVD SiO₂ 챔버를 조사한 연구에서 플라즈마에 가까운 윗벽의 막은 수소가 더 많았고, 아랫벽의 막은 거칠고 큰 입자 응집체가 있었다. 저자들은 아랫벽의 잔류물이 세정하기 어렵고 파티클 위험이 크다고 본다. 웨이퍼 둘레의 부품도 문제다. 약 12 Torr 이상에서는 받침대나 캐리어 링의 가장자리에 막이 울타리처럼 쌓이고, 웨이퍼가 지날수록 두꺼워지다가 누적 응력으로 벗겨지거나 로봇에 닿을 만큼 자란다. 떨어진 조각이 웨이퍼에 내려앉으면 수율이 떨어진다.

세정은 공짜가 아니다. CVD 챔버 세정은 Fab에서 쓰는 PFC(과불화 화합물) 기체의 보통 50~70%를 차지한다. 평행판 RF 세정은 NF₃의 상당 부분을 반응시키지 못한 채 내보내는데, 챔버 밖에서 마이크로파로 기체를 분해해 보내는 Remote plasma clean(원격 플라즈마 세정)은 NF₃의 이용·제거 효율을 최대 99.9%로 높이고 세정 효율과 처리량도 개선했다. 그리고 불소 세정은 다른 흔적을 남긴다. 웨이퍼 사이마다 불소 세정을 하는 PECVD 챔버에서는 샤워헤드에 AlF₃ 층이 자라 막 특성을 바꾼다. 세정을 자주 하면 파티클은 줄지만 시간과 기체를 쓰고 샤워헤드를 바꾼다. 이 줄다리기를 아래 SIMULATOR로 보자. 세정과 시즈닝 장치는 8장에서 다룬다.

모델이 흉내 낸 근거: 벽 퇴적물을 n장마다 세정하고 시즈닝으로 덮는 운영과 시즈닝 막에 따른 adder, 웨이퍼 사이 불소 세정 중 샤워헤드에 자라는 AlF₃와 세정 압력, 수천 장에 걸친 막 특성 드리프트.

두께·균일도 드리프트: 모양이 원인을 말한다

두께는 CVD에서 가장 많이 재는 값이고, 그래서 가장 자주 움직이는 것이 눈에 띄는 값이기도 하다. 드리프트의 원인은 레시피보다 챔버의 상태에 있는 경우가 많다. 공개 자료에서 이 메커니즘의 상당수는 장비 회사와 소자 회사의 특허에 기술되어 있다. 특허는 동료 심사를 거친 측정 자료가 아니므로, 아래에서 "(특허)"로 표시한 내용은 특허에 기술된 메커니즘으로 읽고 엔지니어가 무엇을 걱정하는지 보여 주는 자료로 쓴다. 드리프트를 보면 크기보다 먼저 모양을 본다.

같은 "두께 2% 감소"라도 모양에 따라 다음 행동이 갈린다. 수천 장에 걸친 추세라면 샤워헤드와 세정 이력을, 로트의 첫 장에만 있다면 쉰 시간과 온도를, 정비 직후의 계단이라면 정비 내용을, 한 챔버에만 있다면 그 챔버의 하드웨어와 교정 이력을 먼저 본다(이 책의 정리). Infineon의 가상 계측 연구에서 전문가가 가장 중요하다고 고른 변수 세 개가 증착 시간(R2R 설정값), 웨이퍼 온도의 평균, 제품 종류였다는 점도 기억해 두자. 같은 레시피라도 온도와 제품에 따라 두께가 달라질 수 있다는 뜻이다. 반응 제한 영역에서 온도가 성장 속도를 크게 바꾸는 이유는 2장의 Arrhenius 식에 있다.

마지막 줄의 패턴 의존은 블랭킷 모니터로는 보이지 않는다. IBM의 특허는 증착의 마이크로로딩(Microloading)을 패턴 밀도에 따라 막 두께가 달라지는 현상으로 정의한다. 조밀한 패턴은 표면적이 커서 반응물을 국소적으로 더 쓰고, 속도를 정하는 반응물을 고갈시켜 막이 얇아진다. 이 효과는 수백 µm 규모로 작용해, 수 µm 이하에서 작용하는 단차 피복과 구별된다(특허). 이 특허의 발명자들이 참여한 학회 초록은 증착 속도가 빠른 RTCVD SiN에서 크고 조밀한 메모리 어레이 한가운데의 게이트 스페이서가 패턴이 성긴 곳의 절반 두께였다고 보고했다. 반응기 안의 고갈은 3장에서, 칩 안의 고갈은 여기서 본 셈이다.

첫 웨이퍼 효과

표의 두 번째 모양, 쉬고 난 뒤의 첫 몇 장을 예측해 보자.

Applied Materials의 특허는 쉬고 난 CVD·PECVD 챔버가 정상 상태에 이르기까지 최대 12장, 기존의 세정 방법으로도 4~6장의 기판이 필요할 수 있다고 적는다. 처음 기판들에서는 Faceplate가 훨씬 차가워 증착 속도가 낮고(예시의 Faceplate 온도는 가장자리 약 90 °C, 가운데 약 150 °C), 액체 유량계의 보정 계수가 쉰 뒤 최대 5% 달라질 수 있다. 특허는 쉰 시간에 맞춘 세정 → 시즈닝 → 가열 단계를 제안한다. Novellus의 특허는 샤워헤드 온도를 직접 다룬다. 온도 제어가 없는 50장, 4스테이션 운전에서 스테이션 2~4는 약 3,700초가 지나서야 정상 상태에 이르렀고, 샤워헤드가 뜨거울수록 TEOS 막은 두껍게, SiN 막의 응력은 낮게 나왔다. 웨이퍼 간 불균일은 표준 샤워헤드 3.7%, 온도를 제어한 샤워헤드 1.3%였다. 두 특허의 설명을 이으면 쉬고 난 첫 웨이퍼가 얇게 나오는 이유가 된다. 측정 논문이 아니라 특허의 설명이라는 점은 기억하자.

아킹과 플라즈마 차징 손상

PECVD와 HDP-CVD는 플라즈마를 쓰므로 식각 장비와 같은 종류의 사고를 겪는다. 하나는 순간적인 방전인 아킹(Arcing)이고, 다른 하나는 플라즈마에서 들어온 전하가 게이트 산화막을 손상시키는 차징 손상(Plasma-induced charging damage)이다. 아킹은 장비 신호와 결함으로, 차징 손상은 주로 전기 검사로 드러난다.

아킹

TSMC의 특허는 미세 아킹을 이렇게 설명한다. 처리 챔버의 플라즈마는 측벽보다 높은 전위에 있고, 측벽의 유전체 라이닝이 절연 파괴되면 미세한 아크가 생긴다. 측벽에서 나온 오염물이 웨이퍼에 모이면 그 웨이퍼는 불량이 된다. 예시에서 신호의 급등과 급락은 약 1~100 µs 동안이었고, 특허는 RF 전송선 근처에서 잰 자기장 신호를 미리 정한 패턴과 비교해 검출한다(특허). Applied Materials의 특허는 PECVD 챔버의 아킹과 기판 파손을 함께 다룬다. 이런 일이 생기면 기판을 버리고 장비를 세워야 하고, 작은 파편이 챔버에 남아 발견되지 않을 수 있으며, 아크가 챔버의 양극 산화 피막에 탄 자국을 남긴다. 검출은 정합 회로를 거친 RF 주파수와 부하, V_DC, V_pp, 순방향·반사 전력을 레시피 단계마다의 과거 신호와 비교해 경고 한계와 고장 한계를 두는 방식이고, 강한 아킹 지표로 V_DC와 RF 주파수를 든다(특허).

수 µs의 사건은 초 단위로 요약한 장비 기록에서는 평균에 묻힐 수 있다. 특허들이 따로 빠른 센서와 신호 패턴을 쓰는 이유로 읽을 수 있다(원리에서 나온 해석). 아킹이 의심되면 볼 데이터는 그 시점의 반사 전력·V_DC·RF 주파수 기록, 그 앞뒤로 처리한 웨이퍼의 결함 맵, 정비 때 챔버 안의 탄 자국과 파편이다(두 특허의 설명을 이은 이 책의 정리).

차징 손상

Carrère 등(STMicroelectronics)은 고밀도 플라즈마 장비(ECR-CVD)와 PECVD 장비로 TEOS, 실레인 산화막, PSG를 증착하며 차징을 조사했다. 증착 중 떠 있는 안테나의 전압을 재는 CHARM-2 모니터 웨이퍼를 썼고, 게이트 산화막을 5 nm에서 1.5 nm까지 줄여 가며 보았다. 0.25 µm 기술에서는 ECR-CVD 장비가 주된 차징원이었다. 모니터 웨이퍼의 안테나 전압 맵이 안테나 소자의 게이트 누설 맵, 산화막 스퍼터 속도 맵과 잘 맞아, 플라즈마의 불균일이 원인으로 지목되었다. 대책은 소스 전력을 낮춰 플라즈마 밀도와 차징 전류를 줄이거나, 압력을 높여 전자 온도를 낮추고 플라즈마를 고르게 하는 것이었다. 손상은 Q_bd(Charge-to-breakdown, 절연 파괴까지 흘려 보낸 전하량)와 짧은 전압 스트레스 뒤의 게이트 누설로 평가했다. 아주 얇은 산화막에서는 터널링 전류가 안테나의 전하를 기판으로 흘려보내 손상이 오히려 줄어드는 경향을 보였다.

Chartered의 0.18 µm 기술에서는 HDP로 금속 사이 절연막을 쌓는 단계에서, 이온 밀도가 문턱을 넘고 안테나 비(Antenna ratio, 게이트에 이어진 도체가 게이트보다 얼마나 넓은지를 나타내는 비)가 일정 값을 넘는 트랜지스터에서만 게이트 산화막에 핀홀이 생겼다. 판단에 쓴 데이터는 안테나가 없는 기준 트랜지스터와 비교한 게이트 누설, V_t, g_m이었다. 차징 손상의 지문은 이렇게 요약된다. 안테나가 클수록 나빠지고, 안테나 없는 소자는 멀쩡하며, 웨이퍼 위 분포가 플라즈마의 불균일을 닮는다(두 보고를 묶은 이 책의 정리). 이온 주입의 대전은 IMP Book 7장에서 다뤘다.

응력·박리·Void: 뒤 공정에서 터지는 문제

이 절의 문제들은 증착 단계에서는 조용하다. 막 응력은 웨이퍼를 휘게 하고, 휜 웨이퍼는 노광과 CMP에서 문제를 일으키며, 응력이 계면을 이기면 막이 벗겨진다. Gap fill이 남긴 Void는 그 위를 식각할 때 열린다. 응력과 수소는 7장, Void가 생기는 이유는 5장, 응력 측정은 10장에서 다룬다.

응력은 휨으로, 휨은 overlay와 CMP로

얇은 막의 응력 σ는 기판을 휘게 한다. 막이 기판보다 훨씬 얇고 응력이 등이축이며 곡률이 작으면, 곡률 κ와 응력은 Stoney 식으로 이어진다. 기판의 탄성 상수만 있으면 되므로 막의 탄성 상수를 몰라도 응력을 구할 수 있다는 것이 장점이다.

휨이 왜 문제일까. 노광 장비는 웨이퍼를 진공 척으로 당겨 평평하게 편다. 휜 웨이퍼를 펴면 웨이퍼 면 안에서 패턴이 늘어나거나 밀려, 앞 층과 지금 층이 어긋나는 Overlay(층간 정렬 오차) 오차가 생긴다. 웨이퍼 전체에 고른 응력은 쉽게 보정되지만, 고르지 않은 응력은 흔히 보정할 수 없는 overlay 오차를 남긴다. Brunner 등은 척에 물리지 않은 자유 웨이퍼의 모양을 재면 척이 웨이퍼를 폈을 때의 면내 왜곡과 연결할 수 있음을 보였다. 유한요소 해석에서도 고르지 않은 잔류 응력이 만든 국소적인 모양 변화가 보정 불가 overlay와 강하게 상관되었다. 보정한 국소 기울기라는 지표가 응력에 의한 overlay 성분과 상관되므로, 웨이퍼 모양 데이터를 공정에 되먹이거나 노광 보정에 앞먹임할 수 있다. CMP에서는 웨이퍼 곡률이 패드와의 압력 분포를 고르지 않게 해 연마 속도가 웨이퍼 안에서 달라졌다. 응력의 크기 자체는 제거 속도에 영향이 작았고, 인장 산화막이 약간 빠르게, 압축 산화막이 약간 느리게 연마되었다.

박리: 막에 저장된 에너지가 계면을 이길 때

응력을 받은 막에는 탄성 에너지가 저장되어 있고, 이 에너지는 막을 벗겨 내는 힘이 될 수 있다. DoITPoMS는 계면 균열이 에너지 면에서 유리해지는 조건을 아래처럼 쓴다.

응력은 제곱으로 들어가므로 두 배가 되면 구동력은 네 배가 된다(식에서 나온 계산). 특허들도 같은 걱정을 적는다. 막은 두께와 함께 응력과 굴절률을 목표로 관리되고, 응력이 높으면 크랙이나 박리가 생기기 쉽다(특허). 가장자리 링에 쌓인 막이 누적 응력으로 벗겨지는 것도 같은 원리다(특허). 아래 SIMULATOR로 응력과 두께가 휨과 박리 구동력을 어떻게 바꾸는지 보자. 기판은 지름 300 mm, 두께 775 µm의 (100) Si로 둔다.

Void가 드러나는 두 길

HDP-CVD는 증착하면서 스퍼터해 틈의 입구를 열어 두지만, 모서리의 Overhang(틈 입구 모서리에 튀어나온 막)이 틈이 차는 것보다 빨리 자라 맞닿으면 안에 Void가 갇힌다. 종횡비가 클수록 어렵고, Void는 불순물을 가두는 등 소자 동작을 해칠 수 있다(특허). 갇힌 Void는 그 자체로는 보이지 않다가, 뒤 공정이 그 위를 깎을 때 열린다. 공개 자료에서 확인한 경로는 두 가지다.

첫째는 STI다. 질화막과 패드 산화막을 벗기는 습식 식각 중에, 밀도가 낮은 채움 막과 높은 채움 막의 경계에 Void가 생겼다. 뒤에 쌓는 게이트 poly가 그 안에 들어가 줄 모양의 잔류물(특허의 표현으로 Wrap-up)로 남으면 단락이나 누설로 STI의 절연이 깨진다. HF 세정을 줄이면 Void는 작아지지만 질화막 잔류와 오염의 위험이 생긴다(특허). 둘째는 PMD다. 채움 능력이 부족한 BPTEOS PMD가 게이트 사이에 관 모양의 Void(Piping)를 남기면, 이 관이 이웃 콘택 구멍을 이어 플러그끼리 단락된다. 특허는 영향받은 소자가 몇 달 동안 발견되지 않을 수 있다고 적고, 한 플러그를 대전시켜 이웃 플러그의 밝기를 비교하는 e-beam voltage contrast 검사를 제안한다(특허). CMP가 Void를 여는 경우도 떠올릴 수 있지만, 이 장을 쓰면서 그것을 보인 공개 자료는 확인하지 못해 다루지 않는다.

사건 파일: 증상에서 원인으로

이제 앞 절의 메커니즘을 사건으로 풀어 보자. 여덟 사건은 모두 공개된 논문, 학회 초록, 특허가 보고한 사례나 메커니즘을 바탕으로 만들었다. 각 사건의 그래프는 학습용으로 재구성한 데이터다. 문헌의 그림을 옮긴 것이 아니라 문헌이 보고한 현상과 숫자를 바탕으로 경향을 그린 것이다. 주로 특허에 바탕을 둔 사건(3, 6, 7)과 특허를 함께 쓴 사건(1, 8)의 해당 부분은 특허에 기술된 메커니즘이지 측정된 Fab 데이터가 아니다. 먼저 가장 그럴듯한 원인을 고르고, 맞히면 원인을 확정할 다음 데이터를 고른다. 틀리면 왜 아닌지 힌트가 나오니 다시 고르면 된다. 두 단계를 모두 맞히면 실제 근거의 설명이 나오고 확인 데이터가 그래프에 더해진다.

여덟 사건을 나란히 놓으면 실마리의 모양이 보인다. 아래는 사례들을 묶어 이 책이 뽑은 경험칙이다. 문헌이 이런 형태로 정리한 것은 아니므로 결론이 아니라 가설을 세우는 출발점으로만 쓰자.

• 수천 장에 걸쳐 여러 막 특성이 함께 움직인다 → 샤워헤드와 세정 이력. (사건 1)
• 조건 하나에 문턱처럼 반응한다 → 기체 속이나 플라즈마 속의 핵 생성. (사건 2)
• 세정 뒤 몇 번째 웨이퍼인지를 따라간다 → 벽과 부품의 퇴적물, 시즈닝. (사건 3)
• 안테나의 크기를 따라간다 → 플라즈마 차징. (사건 4)
• 웨이퍼의 모양을 따라간다 → 막 응력과 그 불균일. (사건 5)
• 블랭킷 모니터는 정상인데 패턴 위에서만 이상하다 → Gap fill Void와 마이크로로딩처럼 패턴이 있어야 생기는 문제. 측정도 패턴 위에서 해야 한다. (사건 6, 7, 8)

예방과 관리: 이상을 위층에서 잡기

원인을 찾았다면 다음 질문은 "다음에는 더 일찍, 더 위층에서 잡히게 하려면?"이다. 공개 자료에 나온 대책을 고장별로 모으면 아래 표가 된다. 1절의 네 층에서 아래층에서야 보이던 고장을 위층으로 끌어올리는 일이라고 생각하면 된다.

SPC, FDC, 가상 계측

측정값을 감시하는 기본 도구는 SPC(Statistical Process Control, 통계적 공정 관리)의 관리도다. 관리도는 관리 상태의 평균에 중심선을, 보통 3σ 위치에 위아래 관리 한계를 둔다. 한계 밖의 점은 공정이 관리 상태를 벗어났을 가능성을 뜻하고, 한계 안에 있어도 비무작위 패턴이 신호가 될 수 있다. NIST/SEMATECH 핸드북이 드는 예는 30점 가운데 25점이 중심선 한쪽에 몰린 경우다. Infineon의 사례처럼 관리도는 공정 챔버마다 따로 돌린다. 장비 신호 여러 개를 한꺼번에 보는 다변량 FDC는 흔히 PCA(주성분 분석)와 Hotelling T², Q 통계를 쓴다. 그런데 공정은 결함이 없어도 드리프트하므로, 고정된 모델은 거짓 경보를 피하려고 한계를 넓혀야 하고 그러면 미세한 결함을 놓친다. 정비 뒤에는 조건이 갑자기 바뀌므로 모델을 재설정해야 한다(특허). 아래 SIMULATOR에서 측정 주기, 가상 계측, 정비 뒤의 모델 재설정이 드리프트 검출을 어떻게 바꾸는지 보자.

근거: 3σ 관리 한계와 30점 중 25점 규칙, 샘플링 측정의 약점, VM의 상대 RMSE 0.432, 정비(습식 세정) 뒤 모델 실패, 챔버별 관리도, 정비 뒤 모델 재설정과 드리프트에 따른 한계의 득실(특허).