현업 이상 분석

열공정 이상은 어디서 드러나나

이온 주입이 잘못되면 웨이퍼 겉모습이 거의 그대로라서 공정 끝의 전기 검사에서야 드러나기 쉽다(IMP Book 11장). CVD는 증착 직후에 막의 두께와 응력, 파티클을 바로 잴 수 있다(CVD Book 11장). 열공정은 그 사이에 있다. 산화막은 두께를 빛으로 바로 잴 수 있지만, 확산과 어닐이 남긴 결과인 접합 깊이, 활성화, 결정 결함, 금속 오염은 겉으로 보이지 않는다.

열공정에는 사정이 하나 더 있다. 종형 퍼니스는 배치로 일한다. Tokyo Electron의 특허가 든 예에서는 보트의 150개 슬롯 가운데 위아래 25개씩에 더미 웨이퍼(Dummy wafer, 제품이 아닌 자리 채움용 웨이퍼)를 두고 가운데 100개에 제품을 싣는다. 더미를 두는 까닭은 웨이퍼마다 처리가 고르지 않게 되는 것을 막기 위해서다. 튜브가 틀어지면 한 런의 제품 100장이 함께 영향을 받는다는 뜻이기도 하다(원리에서 나온 해석). 그래서 퍼니스에는 감시용 웨이퍼가 따로 들어간다. 같은 특허는 장비를 감시하는 모니터 웨이퍼를 보트의 정해진 자리에 두어 장비를 늘 같은 자리에서 감시하게 하고, 제품 로트와 함께 처리하는 제품 모니터 웨이퍼와 구분한다.

공개 문헌에 나온 감시 수단을 검출 시점 순서로 묶으면 네 겹이 된다. 이 묶음은 여러 문헌을 모아 이 책이 정리한 것이다.

1. 장비 기록. 존마다 히터 가까이의 히터 열전대와 반응관 옆의 캐스케이드 열전대가 있고, 제어기는 캐스케이드 열전대의 값을 목표에 맞춘다. 제어기는 시간 순서의 레시피로 온도, 압력, 가스 유량을 다루므로 이 값들도 장비 기록에 남는다. 약점은 센서 자체가 틀어질 때다. RTP 고온계를 TC 웨이퍼로 교정하는 한 장비사 자료는 교정 기준 웨이퍼를 바꾸면 표시 온도가 최대 20 °C까지 달라질 수 있고, 레시피를 고치지 않으면 장비가 같은 공정 온도를 표시하는데도 제품 웨이퍼는 더 낮은 온도에서 처리된다고 경고한다. 퍼니스용 열전대 가운데에는 드리프트를 감시하려고 회로를 두 개 넣은 제품도 있다.
2. 모니터 웨이퍼. 산화막 두께, 면저항(Rs), 맨 웨이퍼의 파티클 adder, 소수 운반자의 수명이나 확산 길이, C–V를 잰다. 산화막 두께는 온도계 노릇도 해서, 두께 차이를 온도 차로 바꿔 존을 교정하는 특허가 있다. 수명 측정은 웨이퍼 공정이 들여온 중금속 오염을 일상적으로 관리하는 데 자주 쓰인다. 확산 퍼니스의 석영 부품이 깨끗한지는 고주파 C–V로 인증하는 것이 표준 절차였다.
3. 웨이퍼 검사와 분석. 의심이 생겼을 때 목적을 정해 하는 측정이다. Slip은 적외선 편광 영상(SIRD)이나 X선 회절 영상(XRDI)으로 지도를 그리고, 파티클은 맨 모니터 웨이퍼를 레이저로 훑어 센다. 남은 도펀트의 양은 XRF 같은 방법으로, 표면 금속은 TXRF나 VPD-ICP-MS로 잰다.
4. 전기 검사. 접합 누설, 게이트 산화막의 절연 파괴(GOI)와 Q_BD, 문턱 전압이다. 전위가 일으키는 가장 흔한 고장은 소자 누설이라고 한 특허는 적는다. 얇은 게이트 산화막은 철 오염에 훨씬 민감하다. 결국 많은 것이 여기서 드러나지만 가장 늦고, 서로 다른 원인이 같은 증상을 낸다.

아래 그림은 이 장에서 다룰 이상의 출처를 종형 퍼니스 하나에 모아 그린 개념도다.

층마다 볼 수 있는 고장이 다르다. 아래 EXPLORE에서 고장을 바꿔 가며 어느 층이 그 고장을 처음 확실히 잡는지 보자. 줄을 누르면 그 층이 이 고장에서 무엇을 보고 무엇을 놓치는지 나온다.

표시의 근거: 존 열전대와 보정, 교정 기준과 표시 온도, 정해진 자리의 모니터, 산화막 온도계, 튜브 끝의 면저항과 유량, SIRD Slip 지도와 누설, XRDI 둘레 훑기, SPV와 Fe–B 쌍, C–V·COS 인증, 표면 금속 분석, Fe와 GOI, 세정 뒤 런 수와 파티클, 레이저 산란 검사, 로드락의 산소, 엘립소메트리 오프셋과 XPS, 자연 산화막과 Q_BD, Dose 손실의 XRF·면저항, B 관통의 SIMS와 V_T 이동.

온도와 균일도: 존, 보트 위치, 가스 흐름

퍼니스의 온도는 웨이퍼가 아니라 열전대가 잰다. 히터는 위에서부터 U, CU, CL, L 같은 존으로 나뉘고, 존마다 열전대의 값을 목표에 맞춘다. 열전대가 읽는 온도와 웨이퍼의 온도는 다르므로 열전대를 붙인 웨이퍼(TC 웨이퍼)로 차이를 재서 보정하는데, 한 존을 고치면 이웃 존 자리도 함께 움직여 보정을 되풀이해야 한다. 존의 구조와 보정은 8장에서 시뮬레이터로 직접 해 보았다. 이 절은 그 보정이 틀어졌을 때 무엇이 보이는지를 다룬다.

존은 왜 어긋날까. AMD의 특허는 종형 퍼니스에서 아래쪽의 열이 위로 올라가 위쪽 존이 더 뜨거워지기 쉽고, 가스 흐름도 존 사이의 온도 차에 한몫한다고 설명한다. 국소적으로 뜨거운 존에서 자란 막은 예상보다 두껍게 나오고, 뒤의 식각이 그 막을 다 지우지 못할 수 있다. 열전대도 변한다. 교정 기준이 바뀌거나 센서가 드리프트하면 장비는 같은 온도를 표시하면서 웨이퍼를 다른 온도로 데운다.

1 °C는 얼마나 큰가

산화와 확산의 속도는 Arrhenius 식을 따르므로 온도에 지수적으로 민감하다. Tokyo Electron의 특허는 속도 \(V = A\exp(-E/kT)\)에서 1 °C당 상대 변화가 \((\partial V/\partial T)/V = E/kT^2\)라고 적는다. 막이 얇아 계면 반응이 속도를 정하는 건식 산화는 선형 상수 B/A의 활성화 에너지 약 2.0 eV를 따르므로, 볼츠만 상수로 계산하면 900 °C에서 1 °C당 약 1.7%, 1,000 °C에서 약 1.4%가 바뀐다. 확산도 비슷하다. Fiory는 활성화 에너지 4 eV, 1,000 °C에서 확산 길이를 ±5% 안에 두려면 온도를 ±3.5 °C 안에서 잡아야 한다고 어림했다. 두꺼운 확산 제한 막일수록 온도에 덜 민감한 까닭은 8장의 식에서 볼 수 있다.

산화막을 온도계로 쓰기

이 민감도를 거꾸로 쓰면 산화막이 온도계가 된다. 같은 특허의 방법은 이렇다. 기준 퍼니스를 TC 웨이퍼로 900 °C에 맞춰 모니터 웨이퍼에 산화막을 기르고, 905 °C에서 한 번 더 길러 막 두께–온도 계수(Film-thickness/temperature coefficient)를 구한다. 설치한 퍼니스에서 같은 레시피로 기른 막의 두께 차이를 이 계수로 나누면 온도 차가 된다. 특허의 예는 0.24 nm ÷ 0.12 nm/°C = 2 °C이고, 그만큼 설정값을 낮춘다. 위, 가운데, 아래 존을 이렇게 하나씩 맞춘다.

모양으로 가르기: 존의 계단, 흐름의 기울기

보트 위치에 따른 두께나 면저항이 고르지 않을 때 먼저 볼 것은 크기가 아니라 모양이다. 존 경계에서 계단처럼 바뀌면 그 존의 온도를, 가스가 흐르는 방향을 따라 매끄럽게 바뀌거나 튜브 양 끝에서 나빠지면 가스의 흐름과 고갈을 먼저 의심한다(원리에서 나온 해석). 흐름 쪽의 근거는 여러 공정에서 나왔다. 온도가 평탄한 LPCVD poly 튜브에서 700 °C는 원료 고갈이 커서 출구 쪽으로 갈수록 증착이 느려졌고, 평균 620 °C에서 0.328 °C/cm의 양의 온도 경사로 이를 보정했다. Toshiba 특허의 질화막 LPCVD는 입구 쪽 웨이퍼가 두꺼워지지 않게 약 770 → 790 °C의 온도 경사를 두었는데, 그러면 성장 온도가 위치마다 달라져 식각 속도와 응력이 보트 위치에 따라 달라지는 대가가 있었다. 고갈과 온도 경사는 CVD Book 3장에서 다룬다.

확산 튜브에서도 같은 일이 생긴다. 고려대 연구팀은 태양전지용 p형 웨이퍼에 POCl₃로 인을 확산하는 튜브를 유동 해석과 함께 조사했다. 면저항은 흐름 속도가 느려지는 튜브의 양 끝으로 갈수록 높아졌다. 그렇다면 흐름을 바꾸면 어떻게 될까. 먼저 예측해 보자.

근거: 총유량에 따른 웨이퍼 안 균일도와 면저항, 튜브 양 끝의 면저항.

같은 논문의 나머지 결과는 균일도가 한 가지 숫자가 아님을 보여 준다. 원료 가스 유량은 그대로 두고 총유량만 줄이자 원료가 머무는 시간이 늘어 웨이퍼 안 균일도는 93.1%로 좋아졌고, 면저항은 63.11 Ω/sq로 낮아졌으며, 웨이퍼 사이 균일도는 91.8%로 떨어졌다. 총유량을 더 줄이자 웨이퍼 안 균일도는 94.9%까지 올랐지만 웨이퍼 사이 균일도는 89.3%로 더 떨어졌고, 저자들은 이를 무한 공급원 조건 때문으로 보았다. 소자 특성(implied Voc)이 가장 좋았던 조건은 웨이퍼 사이 93%, 웨이퍼 안 90.8%였다. 웨이퍼 안 균일도와 웨이퍼 사이 균일도는 반대로 움직일 수 있으므로 둘을 함께 재야 한다.

유량을 바꿔 보는 것은 가설을 가르는 좋은 실험이기도 하다. 흐름과 고갈의 문제라면 유량에 따라 보트 위치별 모양이 바뀌지만, 존 온도가 틀린 것이라면 유량을 바꿔도 계단은 그 자리에 남는다. 같은 튜브에서 돌린 산화 모니터를 함께 보면 온도 쪽 가설을 따로 확인할 수 있다(원리에서 나온 해석). 흐름이 느린 양 끝을 제품이 아닌 더미로 채우는 것도 같은 문제에 대한 대비다.

런을 거듭하며 움직이는 존

존 하나가 한 번에 크게 틀어지면 다음 모니터에서 바로 보인다. 어려운 것은 런마다 조금씩 움직이는 드리프트다. 정해진 자리에 둔 장비 모니터의 두께를 런마다 관리도에 찍어 감시하는데, 관리도(Control chart, SPC의 기본 도구)는 보통 3σ에 한계를 두고, 한계 안이라도 30점 가운데 25점이 중심선 한쪽에 몰리는 것 같은 비무작위 패턴을 신호로 본다. 그런데 모니터를 어디에 두고 어떻게 묶어 보느냐에 따라 같은 드리프트를 잡는 시점이 크게 달라진다. 아래 SIMULATOR에서 L 존 열전대가 런마다 조금씩 틀어질 때를 보자.

근거: 정해진 자리의 장비 모니터, 3σ 한계와 30점 중 25점 규칙, 열전대 드리프트 감시, 두께로 온도를 읽는 방법, Deal–Grove 상수.

RTP: 맨 모니터는 정상인데 제품만 다를 때

단일 웨이퍼 RTP의 온도 문제는 모양이 다르다. 램프 RTP의 온도는 고온계가 웨이퍼의 방사율을 믿고 읽으며, 웨이퍼 표면의 무늬에 따라 빛의 흡수가 달라지는 패턴 효과가 있다(6장). 여기서 생기는 함정은 모니터다. Lojek는 RTP 장비의 온도 불균일을 감시하는 데 거의 전적으로 주입 웨이퍼의 면저항을 쓰지만, 이 방법은 여러 효과를 평균하므로 고른 모니터가 광학 성질이 다른 웨이퍼의 균일도까지 보장하지는 않는다고 지적했다. CEA-Leti, IMEC, ST, ASM의 공동 보고는 패턴 웨이퍼를 램프 장비로 열처리하면 Van der Pauw 면저항이 선을 따라 달라졌지만 열전도로 데우는 장비에서는 그 차이가 무시할 만했고, 방사율이 다른 재료가 섞인 다이 안에서 RTO 두께도 달라졌다고 적는다. 500 eV B 주입에서는 10 °C 차이가 접합 깊이를 15% 바꾸었다. 그래서 제품의 면저항이나 V_t가 다이나 패턴 밀도를 따라 다르면, 맨 모니터 대신 다이 안의 시험 구조를 재고 가열 방식이 다른 장비와 비교하는 것이 가설을 가르는 데이터가 된다(두 보고를 이은 이 책의 정리). 장비 쪽 대책은 6장과 IMP Book 6장에서 다룬다.

휨과 Slip: 열이 결정을 미끄러뜨릴 때

높은 온도의 웨이퍼는 생각보다 무르다. 신에쓰 반도체(Shin-Etsu Handotai)의 특허는 산화나 확산 같은 고온 열처리 중 웨이퍼에 두 가지 응력이 생긴다고 설명한다. 웨이퍼 자신의 무게가 만드는 응력과, 웨이퍼 안 온도 분포가 고르지 않아 생기는 열 변형 응력이다. 이 응력이 어떤 임계값을 넘으면 결정 결함인 Slip(Slip dislocation, 결정면이 미끄러지며 생기는 전위)이 생긴다. 임계값은 온도가 오르면 급격히 낮아지므로 온도가 높을수록 Slip이 잘 생기고, 웨이퍼 지름이 커질수록 막기 어렵다. 보트 소재 특허는 실리콘의 취성–연성 전이가 대체로 약 720~1,000 °C에 있어서 720 °C를 넘는 공정에서 Slip이 특히 문제라고 적는다. RTP에서 Slip이 시작되는 온도와 가장자리의 문제는 6장에서 보았다.

Slip이 왜 문제일까. Texas Instruments의 특허는 전위가 일으키는 가장 흔한 고장이 소자 누설이라고 적는다. 겉모습이 멀쩡한 웨이퍼가 누설 불량으로 돌아올 수 있다는 뜻이다. 아쉽게도 이 장을 쓰면서 300 mm 웨이퍼의 임계 분해 전단 응력이나 Slip이 생기지 않는 승온 한계를 숫자로 밝힌 공개 자료는 확인하지 못했다. 아래의 근거는 대부분 특허에 기술된 사례다. 특허는 회사의 예이지 업계 표준값이 아니다.

지지대: 무게가 어디에 실리는가

종형 보트는 웨이퍼를 몇 개의 지지대로 받친다. 가장자리만 받치면 가운데가 처져 Slip을 부추기므로, 웨이퍼 무게의 절반이 반지름 0.7R 안에 있다는 점을 이용해 0.7R 근처를 받치는 보트가 있다. 신에쓰 특허는 지지대의 수와 평탄도를 다룬다. 지름이 커져 웨이퍼가 무거워지면 3점 지지에서는 하중이 한 지지대에 몰려 Slip이 나기 쉽다. 그래서 4점 이상으로 받치는데, 지지대가 늘수록 모든 지지면을 한 평면에 맞추기 어려워져 하중이 다시 불균형해지고 Slip이 난다. 특허는 지지면의 여덟 점을 3차원 측정기로 재서 최소제곱 평면에서 가장 먼 점까지의 거리를 평탄도(Flatness)로 정의한다. SiC 보트 자체를 정밀하게 깎기는 매우 어려우므로 두께를 골라 맞춘 받침이나 스페이서로 평탄도를 맞춘다. 300 mm 웨이퍼를 1,200 °C에서 1시간 어닐한 예에서 보트 그대로의 평탄도는 60 µm였고 Slip이 생겼다. 지지대마다 두께를 고른 받침을 달자 평탄도가 44 µm로 좋아지고 Slip이 억제되었다. 반대로 모두 같은 두께(1.00 mm)의 받침을 달자 평탄도가 63 µm로 나빠지고 Slip은 보트 그대로일 때보다 더 심했다. 지지면의 거칠기도 문제다. 같은 회사의 다른 특허는 CVD-SiC 지지대의 표면 거칠기 Ra가 약 1 µm이면 웨이퍼가 국소 돌기에 닿아 국부 응력이 커진다며 지지면을 경면 연마한다.

Slip이 어디서 시작하는지가 가설을 가른다. 지지대 자리에서 시작한 Slip은 보트의 접촉과 하중을, 가장자리에서 시작하거나 가운데가 변형된 모양은 웨이퍼 안의 온도 차나 승온 조건을 먼저 의심하게 한다(특허들을 이은 이 책의 정리). RTP에서도 Slip은 분해 응력이 가장 큰 가장자리와 뒷면의 긁힌 자리에서 시작했다. Slip 지도는 SIRD로 그리고, X선 회절 영상은 웨이퍼 전체를 고해상도로 찍는 데 몇 시간이 걸리지만 둘레만 훑으면 450 mm 웨이퍼도 10분 남짓에 가장자리 손상과 가장자리에서 시작한 Slip을 찾는다.

승온 속도와 기판의 힘

Slip을 줄이는 오래된 처방은 천천히 데우고 천천히 식히는 것이다. 승온과 냉각이 느릴수록 웨이퍼 안의 온도 차가 작아지기 때문이다. Texas Instruments의 특허도 중간·고온 퍼니스 공정에서 관행적으로 승온과 냉각을 늦춘다고 적는다. 그런데 이 특허는 반대 방향의 결과를 보고했다. 먼저 예측해 보자.

근거: 300 mm·1,200 °C 확산의 승온 조건, 휨, SIRD 결과, BMD 성장 온도.

특허의 설명은 웨이퍼 속 산소 석출물에 있다. 웨이퍼 몸체에는 일부러 BMD(Bulk Micro Defect, 산소 석출물과 그 주변 결함)를 만들어 금속 불순물을 소자 영역 밖으로 끌어당기는 내부 게터링(Intrinsic gettering)에 쓰고, 이것이 금속 오염으로 pn 접합 누설이 늘어나는 것을 줄인다. 그러나 BMD가 자라는 온도(예: 800~1,150 °C)에 너무 오래 머물면 석출이 지나쳐 기판이 기계적으로 약해지고 Slip이 는다. 특허는 600 °C 이상의 총 열 예산이 3,000분을 넘는 긴 공정에서 800~1,250 °C 구간의 승온을 5.5 °C/min 이상으로 빠르게 하고, 높은 온도로 갈수록 승온을 늦추는 단계식 승온을 청구한다. 빠른 승온 쪽 웨이퍼는 SIRD에서 가운데 변형과 Slip이 없었고 BMD도 더 적고 작았다. 특허는 이 발견이 "승온과 냉각을 늦추면 Slip이 준다"는 관행과 정반대라고 스스로 강조한다.

그렇다고 "빠를수록 좋다"가 새 법칙이 되지는 않는다. 이 결과는 한 회사의 특허가 보고한 특정 공정의 예이고, 빠른 승온이 웨이퍼 안 온도 차를 키운다는 원리는 그대로다. RTP처럼 훨씬 빠른 승온에서는 패턴이 만드는 온도 불균일이 웨이퍼를 소성 변형시킬 수 있고, 이는 빠른 승온에서 더 심했다. 승온 속도는 온도 차가 만드는 응력과 기판을 약하게 만드는 석출 사이의 줄다리기로 읽어야 한다(두 자료를 이은 이 책의 정리). 웨이퍼 속 불순물과 게터링은 3장에서 다루었다.

휨: 탄성인가 소성인가

웨이퍼가 휘었다고 다 Slip은 아니다. 막의 응력은 웨이퍼를 탄성적으로 휘게 하고, 이 휨은 Stoney 식으로 막 응력과 이어진다(CVD Book 11장). 반면 열공정이 남긴 Slip과 변형은 결정이 미끄러진 소성 변형이다. 그래서 휨이 문제일 때는 SIRD나 XRDI의 Slip 지도로 소성 변형이 있는지 보고, 막 응력의 몫은 따로 계산해 두 성분을 가른다(원리에서 나온 해석). 어느 쪽이든 웨이퍼 모양이 고르지 않게 바뀌면 노광에서 보정할 수 없는 정렬 오차로 이어질 수 있다.

오염과 파티클: 히터, 튜브, 장입부

열공정은 웨이퍼를 오래, 뜨겁게 데운다. 금속에게는 웨이퍼 속으로 퍼져 들어갈 좋은 기회이고, 튜브 벽에 쌓인 막에게는 금이 갈 기회다. 이 절에서는 퍼니스가 들여오는 세 가지 이물질, 곧 금속, 파티클, 자연 산화막을 차례로 본다.

금속은 히터에서 석영을 지나 온다

석영관은 웨이퍼를 히터와 떼어 놓지만 완전한 벽은 아니다. Toshiba의 특허는 히터나 SiC 라이너 같은 석영관 바깥 부품의 금속 불순물 가운데 석영 유리 속에서 확산이 빠른 것이 증발해 바깥쪽 관 벽에 붙고, 관 벽을 지나 안으로 확산한다고 설명한다. 그래서 히터와 튜브 사이에 SiC 라이너를 두어 발열체에서 오는 나트륨과 다른 금속 이온을 막기도 했다. 이 특허가 해로운 원소로 든 것은 나트륨, 철, 바나듐, 구리, 붕소, 칼슘과 니켈, 크롬, 마그네슘이다. 튜브에서 오는 가동 이온은 산화 중에 HCl이나 Cl₂를 몇 mol% 넣어 줄이고, HCl과 O₂를 함께 흘리면 석영관을 세정하는 효과도 크다(8장). 앞에서 본 TC 웨이퍼도 금속원이 될 수 있다.

금속은 어떤 지문을 남길까. 철(Fe)은 소수 운반자의 재결합 중심이 되어 확산 길이를 줄인다. p형 실리콘에서 격자간 Fe는 붕소와 Fe–B 쌍을 이루는데, 이 쌍은 빛이나 가열로 끊을 수 있고 끊으면 확산 길이가 바뀐다. Zoth와 Bergholz는 이를 이용해 SPV(Surface PhotoVoltage, 표면 광전압)로 쌍을 끊기 전후의 확산 길이를 재서 Fe를 찾는 방법을 보였다. 준비가 거의 필요 없고 5분이면 되며, 감도는 2~5×10¹¹ cm⁻³였다. 백색광으로 쌍을 끊으면 15초 안에 끝났고, 검출 한계는 10¹⁵분의 1에 가까웠다. 웨이퍼 회사의 특허는 끊기 전 확산 길이 L_b와 끊은 뒤 L_a로 농도를 아래처럼 어림한다.

모든 금속이 이렇게 움직이지는 않는다. 구리(Cu)는 p형 실리콘에서 어떤 임계 농도를 넘으면 확산 길이가 계단처럼 떨어지고(석출), n형에서는 단조롭게 줄었다. Fe–B 쌍을 끊어도 확산 길이가 그대로라면 Fe가 아닌 다른 재결합 중심을 의심할 수 있다(원리에서 나온 해석). 아래 SIMULATOR로 이 판별을 해 보자.

근거: Fe–B 쌍을 끊기 전후의 SPV 확산 길이, 농도 식과 활성화 방법, Cu의 다른 모양.

Fe의 대가는 게이트 산화막에서 크다. Henley 등은 Fe 오염이 얇은 산화막의 절연 파괴와 신뢰성에 주는 영향을 보고 산화막 두께마다 허용할 수 있는 오염 한계를 정했는데, 산화막을 20 nm에서 10 nm로 줄이면 Fe 오염을 100배 줄여야 했다. 이 연구도 Fe를 SPV 확산 길이로 쟀다. 게이트 산화막이 얇아질수록 퍼니스의 청정도 기준이 빠르게 엄격해진다는 뜻이다. 퍼니스의 청정도는 정기적으로 인증한다. 확산 퍼니스에서는 시험 웨이퍼를 산화하고 전극을 만들어 고주파 C–V로 석영 부품의 청정도를 보는 것이 표준 절차였는데, 보트마다 시험 웨이퍼, 전극, 패터닝, 세정 주기가 필요해 장비를 하루까지 세우기도 했다. 코로나 방전으로 산화막 위에 전하를 올려 재는 COS 방식을 도입하자 인증 시간이 주당 26.5시간에서 2.5시간으로 줄었다. 표면 금속을 원소별로 직접 재는 방법도 있다. 한 장비사의 응용 자료에 따르면 TXRF의 검출 한계는 10¹⁰~10¹² atoms/cm², 기상 분해로 표면 금속을 물방울에 모으는 VPD-TXRF는 10⁸~10¹⁰, VPD-ICP-MS는 10⁵~10⁷ atoms/cm²이며, Fe는 실리콘 몸체를 지나 표면 산화막 쪽으로도 확산할 수 있다. 측정 방법은 10장에서 다룬다.

튜브 벽의 막이 파티클이 된다

LPCVD 퍼니스는 웨이퍼만이 아니라 튜브 안벽에도 막을 쌓는다. 이 막은 언젠가 벗겨진다. 석영 위에 쌓인 SiN은 약 1 µm가 되면 열팽창 차이로 벗겨지기 시작한다. LPCVD 산화막도 안벽에서 벗겨져 파티클을 흩뿌리므로 튜브를 주기적으로 식혀 꺼내 습식 세정하는데, 이것이 가동 시간을 잡아먹는다. 1980년대 특허들의 배경 설명을 보면 세정 주기에 정해진 표준은 없었고, poly와 SiN은 10~50 런이나 poly 5~25 µm, SiN 1.5~7.5 µm가 쌓인 뒤, 파티클이 더 잘 생기는 LPCVD SiO₂는 10 런이나 7~10 µm마다 세정했다. 튜브를 빼서 산에 담그고 헹구고 말려 다시 단 뒤 안정화, 누설 점검, 재인증을 거치는 습식 세정은 몇 시간이 걸렸고, 튜브를 바꿔 끼워도 온도 프로파일을 다시 잡는 데 2~3시간이 들어 유효 처리 시간의 10~20%를 잃는다고 추정했다. 지금의 기준이 아니라 당시 특허가 적은 값이다.

벗겨지는 순간을 앞당기는 것은 열충격이다. Mosel Vitelic의 특허는 LPCVD 질화막 퍼니스에서 차갑고 유량이 큰(1 L/min 초과) 퍼지 기체가 뜨거운 튜브 벽을 갑자기 식히면 벽의 SiN이 벗겨지고 그 조각이 웨이퍼로 날아간다고 설명한다. 새로 세정한 튜브로 공정을 15번 돌리자 약 0.2 µm 크기의 파티클이 100개로 급히 늘었다. 특허의 대책은 N₂를 천천히(100 sccm 미만) 흘려 퍼지하는 것이다. 파티클은 맨 모니터 웨이퍼를 레이저로 훑어 세고, 크기는 표준 입자의 산란 세기와 비교해 정한다. 세정 뒤 런 수를 따라 늘어나는 adder는 벽 퇴적물의 지문이고, 압력이나 온도 같은 조건 하나에 문턱처럼 반응하는 adder는 기체 속 핵 생성의 지문이다(CVD Book 11장).

장입하는 동안 자라는 자연 산화막

세정한 실리콘은 공기 중에서 곧바로 다시 산화된다. Morita 등은 실리콘 표면의 자연 산화막(Native oxide)이 산소와 물(수분)이 함께 있을 때만 자라고, 공기 중에서는 한 층씩 자란다고 보고했다. 초순수 속 n⁺ Si에서는 10 Å에서 포화했지만, 물속 성장은 계면을 거칠게 했다. Tokyo Electron의 특허는 HF로 세정한 웨이퍼를 공기 중으로 옮기는 동안 약 10 Å이 생기고, 수평로를 뜨거운 채 장입하면 대류로 공기가 들어와 50~100 Å의 자연 산화막이 생긴다고 적는다. 종형로와 N₂ 로드락으로 크게 줄였지만 완전하지는 않다. ProMOS의 특허는 N₂로 채운 로드락이 있어도 퍼니스 문을 열어야 하므로 산소를 완전히 없앨 수 없고, 보트로 옮기고 올리는 동안 산화가 이어진다고 적는다. 장비사는 진공 로드락 구조가 자연 산화막과 오염을 크게 줄인다고 소개한다. 장입하는 동안의 산소 노출은 8장의 ANIMATION으로 보았다.

얇은 게이트 산화막에서는 이 몇 Å이 품질을 바꾼다. Chin 등은 자연 산화막이 계면 거칠기, 게이트 누설, 스트레스로 생기는 정공 트랩을 늘린다고 보고했고, 게이트 산화 전에 HF 증기와 H₂ 베이크로 자연 산화막을 장비 안에서 지우자 11 A/cm²의 큰 전류 밀도와 7.9×10⁴ C/cm²의 큰 전하 주입에서도 신뢰성이 좋았다. 두께를 잴 때는 측정의 함정도 있다. 1.5~8 nm 열산화막을 열 가지 방법으로 비교한 국제 비교 연구에서 엘립소메트리는 표면에 흡착한 물과 탄소를 약 1 nm의 산화막처럼 읽었고, XPS는 바르게 쓰면 이런 오프셋이 없었다. 얇은 산화막이 두껍게 나왔다면 정말 산화막이 자랐는지, 표면이 더러워졌는지부터 가려야 한다. 산화막의 품질과 Q_BD는 5장에서 다룬다.

도펀트가 사라지거나 넘칠 때

확산과 어닐의 목표는 도펀트를 원하는 깊이에 원하는 양만큼 두는 것이다. 이상은 두 방향으로 온다. 들어간 도펀트가 표면이나 계면으로 빠져나가 사라지거나, 있어서는 안 될 곳으로 넘어간다. 그리고 산화와 주입이 만든 점결함이 예상하지 못한 결과를 남긴다.

Dose 손실: 온도를 올렸는데 면저항이 오른다

얕게 주입한 도펀트는 표면에 가까워 빠져나가기 쉽다. El Farhane 등은 As를 2 keV, 1×10¹⁵ cm⁻²로 주입하고 N₂에서 700~1,100 °C(Spike부터 240초까지)로 열처리하며 XRF, 면저항, 공정 시뮬레이션으로 남은 양을 보았다. 이 조건에서는 약 950 °C의 문턱 온도를 넘으면 Dose 손실(Dose loss)이 급격히 커졌다. 손실은 표면 밖으로 날아가는 것만이 아니다. Stanford 강의 자료는 Si/SiO₂ 계면의 단층에 분리된 도펀트가 얕은 층 Dose의 최대 50%를 차지할 수 있고, As 1×10¹⁵ cm⁻²가 1,050 °C, 30초 RTA에서 6.8×10¹⁴ cm⁻²로 40% 줄어든 실험을 소개한다. 붕소도 마찬가지다. sub-keV B에서는 스퍼터링, 증속 확산, 외부 확산 때문에 약 0.5 keV가 실용적인 최저 에너지라는 보고가 있다. 분위기도 변수다. Axcelis의 Spike 어닐 보고는 O₂를 1000 ppm 넣은 분위기로 공정을 돌렸고, O₂ 농도가 접합 깊이에 주는 영향을 0.1 %/%로 쟀다.

지문은 이렇다. 활성화를 높이려고 온도를 올렸는데 면저항이 오히려 오르면, 활성화 부족보다 Dose 손실을 먼저 의심한다. 확인 데이터는 남은 양 그 자체다. XRF나 SIMS 적분으로 남은 Dose를 재서 면저항과 나란히 놓으면, Dose가 그대로인데 면저항만 높을 때(활성화 문제)와 Dose가 줄었을 때(손실)가 갈린다(원리에서 나온 해석). 표면을 덮개막으로 막으면 손실이 줄 것이라고 생각하기 쉽지만, 이 장을 쓰면서 덮개막이 외부 확산을 얼마나 줄이는지 수치로 보인 공개 자료는 확인하지 못했다. 분리 계수와 계면에서 생기는 일은 3장, 활성화의 한계는 IMP Book 6장에서 다룬다.

B 관통: 게이트 산화막을 넘어가는 붕소

p⁺ poly 게이트의 붕소는 열처리 중 얇은 게이트 산화막을 지나 채널로 들어갈 수 있다. 여기에 플루오린이 끼면 문제가 커진다. Aoyama 등은 산화막 속 B의 확산 계수가 F Dose 1×10¹⁵ cm⁻²에서 5배, 1×10¹⁶ cm⁻²에서 30배 커졌다고 SIMS로 보고했다. BF₂로 주입하면 F가 함께 들어간다. 증상은 PMOS의 문턱 전압 이동이다. Suzuki의 해석 모델은 관통한 불순물이 만드는 V_T 이동이 채널 도핑을 높여도 조금밖에 줄지 않는다고 보였다. 대책은 질소다. NO로 질화한 산화막은 B 관통을 크게 억제해 미세 소자에서도 BF₂⁺를 쓸 수 있게 했고, p⁺ poly에 넣은 질소는 주로 poly 속 B의 확산을 늦춰 관통을 줄였다. 확인 데이터는 게이트 아래 기판 쪽의 B를 재는 SIMS와, 열처리 조건을 나눈 C–V의 V_FB 비교다. 같은 웨이퍼의 n⁺ 게이트 소자는 움직이지 않아야 한다(원리에서 나온 해석). 원리는 3장의 산화막 속 확산에서 보았다.

OISF와 TED: 점결함이 남긴 뜻밖의 결과

산화는 계면에서 실리콘 격자간 원자를 몸체로 내보낸다. Hu는 산화가 아주 조금 덜 이루어지는 것만으로 격자간 원자가 생기고, 같은 원인이 OISF(Oxidation-Induced Stacking Fault, 산화 유도 적층 결함)와 산화 증속 확산(OED)을 함께 설명한다고 보였다. Murarka는 OISF의 길이를 \(L = k' p_{O_2}^{\,m} t^{\,n} \exp(-Q/kT)\)로 정리하고, 염소가 SiCl 복합체를 만들어 격자간 원자 농도를 낮추므로 HCl을 넣으면 결함의 성장이 줄거나 오히려 수축한다고 보고했다. HCl–O₂ 산화에서 길이는 \(p_{HCl}^{-3/8}\)에 비례했다. 습식 O₂에 HCl을 넣자 적층 결함이 처음엔 자라다가 빠르게 줄어 결함 없는 두꺼운 산화막을 쉽게 얻었고, 습식 N₂ + HCl에서는 줄지 않았다는 보고도 있다. 고압 산화도 OISF를 크게 줄인다. OISF를 드러내는 선택 식각과 관찰 절차는 이 장을 쓰면서 공개 자료로 확인하지 못해 다루지 않는다. OED는 3장에서 보았다.

주입 뒤 첫 열처리에서 접합이 Fick 법칙의 예측보다 훨씬 깊어지면 TED(Transient Enhanced Diffusion, 일시적 증속 확산)를 의심한다. 약 800 °C에서 B 꼬리는 정상 확산보다 100배 이상 빨리 움직일 수 있고, 이 증속은 800 °C에서 약 45분, 1,000 °C에서 약 1초 만에 사그라든다. 그래서 낮은 온도에서 오래 머무는 단계가 위험하다. 온도계 오차(2절)와 TED를 가르려면 주입하지 않은 대조 웨이퍼나 Dose를 바꾼 split, 빠른 Spike와 느린 승온의 split을 SIMS로 비교한다(원리에서 나온 해석). TED는 3장과 IMP Book 6장에서 자세히 다룬다.

사건 파일: 증상에서 원인으로

이제 앞 절의 메커니즘을 사건으로 풀어 보자. 여덟 사건은 모두 공개된 논문, 학회 초록, 특허가 보고한 사례나 메커니즘을 바탕으로 만들었다. 각 사건의 그래프는 학습용으로 재구성한 데이터다. 문헌의 그림을 옮긴 것이 아니라 문헌이 보고한 현상과 숫자를 바탕으로 경향을 그린 것이다. 사건 1, 3, 4, 5는 주로 특허에 기술된 사례와 메커니즘에 바탕을 두고, 사건 6과 8도 일부를 특허에 기댄다. 특허에 바탕을 둔 부분은 측정된 Fab 데이터로 읽으면 안 된다. 먼저 가장 그럴듯한 원인을 고르고, 맞히면 원인을 확정할 다음 데이터를 고른다. 틀리면 왜 아닌지 힌트가 나오니 다시 고르면 된다. 두 단계를 모두 맞히면 근거의 설명이 나오고 확인 데이터가 그래프에 더해진다.

여덟 사건을 나란히 놓으면 실마리의 모양이 보인다. 아래는 사례들을 묶어 이 책이 뽑은 경험칙이다. 문헌이 이런 형태로 정리한 것은 아니므로 결론이 아니라 가설을 세우는 출발점으로만 쓰자.

• 존 경계를 따라 계단처럼 바뀐다 → 존 온도와 열전대. (사건 1)
• 튜브 양 끝에서 나빠지고 유량에 따라 모양이 바뀐다 → 가스 흐름과 원료 공급. (사건 2)
• 세정 뒤 런 수와 특정 단계의 조건을 따라간다 → 튜브 벽 퇴적물. (사건 3)
• Slip이 시작한 자리 → 지지대 자리면 보트, 가운데 변형이면 열 이력과 기판의 강도. (사건 4, 5)
• 장비 정비를 따라 확산 길이와 얇은 산화막만 나빠진다 → 금속 오염. (사건 6)
• 온도를 올렸는데 결과가 거꾸로 간다 → 문턱이 있는 손실 메커니즘. (사건 7)
• 위치가 아니라 대기 시간을 따라간다 → 자연 산화막. (사건 8)

예방과 관리: 이상을 위층에서 잡기

원인을 찾았다면 다음 질문은 "다음에는 더 일찍, 더 위층에서 잡히게 하려면?"이다. 공개 자료에 나온 대책을 고장별로 모으면 아래 표가 된다. 1절의 네 층에서 아래층에서야 보이던 고장을 위층으로 끌어올리는 일이라고 생각하면 된다.

대책에는 대가가 따른다

표의 대책들은 공짜가 아니다. 세정 주기를 짧게 잡으면 파티클은 줄지만 튜브를 세정하고 온도 프로파일을 다시 잡는 동안 처리 시간을 잃는다. 온도 경사로 고갈을 메우면 보트 위치마다 막의 식각 속도와 응력이 달라진다. 유량을 줄여 웨이퍼 안 균일도를 올리면 웨이퍼 사이 균일도가 떨어질 수 있다. 승온을 빠르게 해 BMD를 줄이면 웨이퍼 안 온도 차가 커진다. TC 웨이퍼로 온도를 정확히 맞추려 하면 금속 오염의 위험을 들인다. 그래서 대책을 넣은 뒤에는 원래의 증상만이 아니라 대가가 나타날 자리도 함께 감시한다(원리에서 나온 해석). 2절의 SIMULATOR에서 본 것처럼 감시 자체에도 대가가 있다. 관리도를 늘리면 빨리 잡지만 거짓 경보도 는다.