Cu 다마신과 전기 도금

Al 식각에서 Cu 다마신으로

1장에서 본 것처럼 배선은 가늘고 길수록 저항이 커지고 신호가 늦어진다. 모양이 같다면 비저항이 낮은 금속이 유리하다. Stanford 강의 자료의 표에서 벌크 비저항은 Ag 1.63, Cu 1.67, Au 2.35, Al 2.67, W 5.65 µΩ·cm다. 계산하면 Cu의 비저항은 Al의 약 63%다. IBM의 Andricacos는 Cu를 쓰면 배선 저항을 최대 45%까지 줄일 수 있다고 정리했고, 0.3 µm 선을 295 °C, 2.5 MA/cm²로 시험했을 때 절반이 끊어지는 시간(T50)이 Ti/Al(Cu)/Ti 선보다 100배 넘게 길었다. 저항도 낮고 큰 전류도 오래 견딘다는 뜻이다. 전류가 원자를 밀어내는 Electromigration은 7장에서 다룬다.

그런데도 오랫동안 배선 금속은 Al이었다. 이유는 만드는 법에 있다. Al 배선은 '깔고 깎는' 방식으로 만든다. 웨이퍼 전체에 Al 막을 스퍼터링으로 깔고, 감광막(PR)으로 선 모양을 그린 뒤, 반응성 이온 식각(RIE)으로 나머지를 깎아 낸다. 선과 선 사이는 절연막으로 메운다. 이렇게 금속을 빼서 모양을 만드는 방식을 Subtractive 공정(Subtractive etch)이라 한다. 위아래 층을 잇는 구멍은 W으로 채운 플러그를 썼다. Havemann과 Hutchby는 2001년에도 식각한 Al 합금 배선과 W 플러그가 가장 널리 쓰이는 배선 방식이라고 적었다.

Cu는 이 길을 따라갈 수 없었다. 플라즈마로 금속을 깎으려면 금속이 식각 기체와 반응해 기체로 날아가는 화합물이 되어야 한다. 그런데 Cu와 할로겐 원소의 화합물은 상온에서 휘발하지 않는다. Cu에는 휘발성 화합물이 적어서 식각으로 선을 만들기 어려웠다. Andricacos는 Al에 쓰던 '스퍼터 증착 + RIE' 같은 조합이 Cu에는 없었다는 것이 핵심 문제였다고 정리한다. Stanford 자료는 이 밖에도 Cu의 약점으로 절연막과의 약한 접착, SiO₂ 속에서 쉽게 움직여 소자를 오염시키는 성질, 산화와 부식에 약한 점을 꼽고, 해법으로 다마신 패터닝과 확산 방지막을 든다.

다마신(Damascene)은 순서를 뒤집는다. 금속 대신 절연막을 깎는다. 절연막에 배선 모양의 홈인 Trench(배선이 들어갈 긴 홈)와 아래층으로 이어지는 구멍인 Via(층 사이를 잇는 기둥 자리)를 파고, 그 안을 Cu로 넘치게 채운 뒤, CMP(Chemical Mechanical Polishing, 화학 기계 연마)로 위로 넘친 Cu를 갈아 홈 안에만 남긴다. 이름은 금속을 새겨 넣던 옛 상감 공예에서 왔다. 금속을 갈아서 상감하는 방법은 W 플러그를 만들 때 먼저 자리를 잡았고, 금속 CMP의 이 성공이 Cu 배선을 가능하게 했다.

전환은 빨랐다. IBM은 1997년 9월 Cu 배선을 발표하고 1998년 6월부터 제품을 출하했다. 같은 해 IEDM에 발표된 IBM의 기술은 Cu 배선을 최대 6층까지 쌓은 0.25 µm 이하 CMOS였고, Al(Cu)/W 기준과 같거나 더 나은 결과를 보였다. 이 장에서는 그 전환을 가능하게 한 세 가지를 차례로 본다. 홈을 파고 메우는 공정 흐름(2절), 메우는 수단인 전기 도금과 첨가제(3~5절), 그리고 도금한 Cu가 상온에서 스스로 바뀌는 자가 어닐(6절)이다. 홈의 벽에 까는 Barrier와 Seed는 3장에서, 넘친 Cu를 깎는 CMP는 5장에서 자세히 다룬다.

다마신의 흐름: Single, Dual, Via-first

배선 한 층은 두 부분으로 되어 있다. 같은 층 안에서 옆으로 달리는 선(Trench에 채운 Cu)과 아래층 선으로 내려가는 기둥(Via에 채운 Cu)이다. Single damascene(Via와 Trench를 따로 만드는 방식)은 둘을 따로 만든다. Via 층을 파서 채우고 CMP한 뒤, 그 위에 절연막을 다시 쌓아 Trench를 파고 채우고 또 CMP한다. Dual damascene(Via와 Trench를 한 번에 채우는 방식)은 Via와 Trench를 둘 다 파 놓은 다음 Barrier, Seed, Cu를 한 번에 넣고 CMP도 한 번만 한다.

Havemann과 Hutchby는 Dual damascene의 장단점을 이렇게 정리한다. 층마다 금속 채움과 CMP가 한 번씩이어서 Single보다 공정 비용이 낮다. Via 안의 금속 계면이 바닥 하나뿐이어서(Single damascene Cu나 W 플러그를 쓴 Al은 위아래 두 개) Via 저항이 낮고 신뢰성이 좋다. 대신 한 번에 채워야 할 홈이 깊어져 종횡비가 커지고, 식각과 채움, 공정 통합이 복잡해진다. IBM도 비용 절감, 양산성, 확장성을 이유로 Dual damascene을 택했다.

Dual damascene에도 순서가 여러 가지다. 아래 시뮬레이터는 그 가운데 Via-first(Via를 먼저 뚫는 순서)를 따라간다. Via를 먼저 깊게 뚫고, 그 구멍을 BARC(Bottom Anti-Reflective Coating, 바닥 반사 방지막)나 PR로 막아 둔 채 Trench를 판다. Via를 막아 두는 이유는 Trench를 파는 동안 Via 바닥의 유전체 캡이 뚫려 아래 Cu가 드러나지 않게 하려는 것이다. 단계를 하나씩 넘기며 무엇이 쌓이고 깎이는지 본 다음, Single damascene으로 바꿔 횟수를 세어 보자.

흐름의 근거: Single·Dual damascene의 단계, Via-first에서 BARC/PR로 Via를 막는 이유와 그 제거에 드는 세정, 캡과 식각 정지막, 계면 수, Seed를 깔고 도금한 뒤 Overburden을 CMP로 없애는 순서.

순서마다 치르는 대가가 다르다. 아래 표에 정리했다. 어느 쪽을 고르든 결국 남는 질문은 같다. 깊고 좁아진 홈을 빈틈없이 채울 수 있는가. 다음 절부터 그 질문을 다룬다.

전기 도금의 기초: 전자를 세어 Cu를 쌓는다

홈을 Cu로 채우는 방법은 여러 가지가 시험되었다. IBM에서는 스퍼터링을 비롯한 여러 PVD, CVD, 무전해 도금을 함께 검토했고, 전기 도금은 처음에는 후보로 여겨지지도 않았다. 그런데 막상 도금한 Cu가 평가한 방법 가운데 품질이 가장 좋았고, 처리량과 비용에서도 가능성이 있었다. 무엇보다 뒤에서 볼 Superfilling은 전착에만 있는 성질이었다. 무전해 도금은 수소 발생, 복잡한 공정 관리, 느린 속도, 환경 부담 때문에 밀려났다. 문헌과 현장에서는 전기 도금을 ECP(Electrochemical Plating) 또는 ECD(Electrochemical Deposition)라고도 쓴다.

장치의 원리는 단순하다. 황산구리(CuSO₄)와 황산(H₂SO₄)을 녹인 전해액(Electrolyte)이 반도체 Cu 도금의 주된 용액이다. 웨이퍼를 음극(Cathode)에, Cu 덩어리를 양극(Anode)에 연결하고 전류를 흘린다. 용액 속에서 CuSO₄는 Cu²⁺와 SO₄²⁻로 나뉘어 있다. 웨이퍼 표면에서는 Cu²⁺가 전자 두 개를 받아 Cu 원자가 되고, 양극에서는 반대로 Cu가 전자 두 개를 내놓고 Cu²⁺로 녹아 나와 용액을 채운다.

전류가 흐르려면 웨이퍼 표면이 전기가 통해야 한다. 절연막이나 Barrier 위에 바로 도금하면 결과가 나쁘므로, 먼저 얇은 Cu Seed(도금의 씨앗이 되는 얇은 Cu 막)를 PVD 같은 방법으로 깐다. 도금이 모든 곳에서 일어나려면 웨이퍼 표면 전체로 전류가 흘러야 하므로 Seed는 웨이퍼 전체에 이어지게 깐다. 그래서 다마신 도금은 홈 안과 밖 어디서나, 바닥에서 위로 그리고 옆벽에서 안쪽으로 함께 일어난다. Seed가 홈 입구에 너무 두껍게 쌓이거나 바닥에서 끊기면 무슨 일이 생기는지는 3장에서 본다.

도금 속도는 전류가 정한다. Cu 원자 하나가 쌓이려면 전자 두 개가 필요하므로, 흘린 전하를 세면 쌓인 원자 수를 알 수 있다. 이것이 Faraday 법칙(Faraday's law of electrolysis)이다. 국부 도금 속도는 그 자리의 전류 밀도에 비례한다. 면적당 전류인 전류 밀도(Current density, j)로 두께가 자라는 속도를 쓰면 다음과 같다.

계산하면 10 mA/cm²에서 \(v \approx 3.7\times10^{-7}\) cm/s, 곧 초당 약 3.7 nm, 분당 약 220 nm다. 1 µm를 쌓으려면 약 270초가 걸리고, 면적 1 cm²마다 2.72 C의 전하가 든다. IMP 책 1장에서 이온 주입의 Dose를 빔 전류로 셌던 것(이온을 세는 법)과 같은 발상이다. 이온 대신 Cu²⁺를 세고, 이온 하나가 전자 두 개 몫이라는 점만 다르다. 300 mm 웨이퍼(면적 약 707 cm²) 전체를 10 mA/cm²로 도금하면 계산상 7 A가 넘는 전류가 흐른다.

이 식은 웨이퍼 전체의 평균 속도만 말해 준다. 홈의 바닥과 입구가 각각 어떤 속도로 자라는지는 그 자리의 전류 밀도가 정한다. 그렇다면 홈 안에서 전류가 자리마다 달라질까. Andricacos는 1 µm보다 작은 형상에서 홈 안 두 지점 사이의 전해액 속 전압 강하 차이가 1 µV 정도로 무시할 만하다고 보았다. 수십 µm 깊이의 구멍을 도금하는 관통 구멍 도금(Through-hole plating)과는 사정이 전혀 다르다. 작은 형상 안에서는 모양 때문에 전류가 쏠리는 일이 거의 없다는 뜻이다. 그런데도 바닥을 입구보다 빨리 자라게 만들 수 있다. 표면의 반응 속도 자체를 자리마다 다르게 만들면 된다. 그것이 다음 절의 첨가제다.

첨가제와 아래에서 위로 채우기

좁고 깊은 홈을 채울 때는 홈이 어떤 모양으로 자라는지가 성패를 가른다. Andricacos는 세 경우로 나눈다.

• Conformal(어디서나 같은 두께로 자라는 성장): 바닥과 옆벽이 같은 속도로 자란다. 양쪽 옆벽이 가운데서 만나 이음매인 Seam(성장면이 맞닿아 생긴 이음선)이 남는다. 입구가 바닥보다 좁은 모양(재진입형)이면 Void가 된다.
• Subconformal(입구 쪽이 더 빨리 자라는 성장): 홈 안의 Cu²⁺가 소모되어 모자라면 전류가 바깥쪽으로 쏠리고 입구 쪽이 빨리 자란다. 입구가 먼저 막혀 곧은 벽의 홈에서도 속에 빈 공간인 Void(속에 갇힌 빈 공간)가 남는다.
• Superconformal(바닥이 더 빨리 자라는 성장): 바닥이 옆벽보다 빨리 자라 홈이 아래부터 차오른다. Seam도 Void도 남지 않는다. IBM은 이것을 Superfilling(Superfill, Bottom-up fill)이라 불렀다. 표면의 흠과 거칠기를 매끄럽게 하는 Leveling과는 다른 현상이다.

Superfilling의 열쇠는 전해액에 아주 조금 넣는 유기물과 이온, 곧 첨가제다. NIST의 Moffat 등은 빈틈없는 채움에 필요한 최소 조합으로 염화 이온, 억제제, 가속제 세 가지를 꼽고, 많은 경우 Leveler를 더한다고 정리한다. Stanford 강의 자료는 같은 첨가제를 도금 분야의 이름인 Brightener(가속제에 해당), Carrier(억제제에 해당), Leveler로 설명한다.

표의 근거: 첨가제의 종류, 농도와 분자량의 예, 각 첨가제의 작용.

Stanford 강의 자료는 이 과정을 시간 순서로 그린다. 웨이퍼가 용액에 들어간 순간(0초)에는 첨가제가 아직 Seed에 붙지 않았다. 2초 뒤에는 전류 없이도 첨가제가 Seed를 덮는다. 10초쯤 고른(Conformal) 도금이 시작되며, 가속제가 덜 단단히 붙은 첨가제를 밀어내고 Via 바닥에 모인다. 20초쯤에는 좁은 형상 안의 면적이 줄어든 탓에 가속제가 더 모이고 바닥이 빠르게 자란다. 그렇다면 가속제는 왜 바닥에 모일까.

답은 기하학에 있다. NIST 연구진의 CEAC 모델(Curvature-Enhanced Accelerator Coverage)은 두 가지만 가정한다. 첫째, 국부 성장 속도는 그 자리의 가속제 덮임률에 비례한다. 둘째, 가속제는 Cu가 자라는 동안 녹아 나가거나 묻히지 않고 계면 위에 떠 있다. 그러면 계면의 면적이 바뀔 때 덮임률이 따라 바뀐다. 오목한 바닥은 자라면서 면적이 줄어든다. 같은 수의 가속제 분자가 더 좁은 면적에 모이니 덮임률이 오른다. 볼록한 면은 자라면서 넓어지니 덮임률이 묽어진다. 사람 수는 그대로인데 방이 좁아지면 붐비는 것과 같다.

이 식은 가속제의 양이 보존된다는 것만 말한다. 같은 생각은 1971년 Schulz-Harder의 박사 논문에 처음 나왔지만 30년 넘게 잊혀 있었다. Josell 등은 촉매가 묽을 때 미세 형상 속 덮임률이 주로 면적 변화로 바뀐다는 모델로 350~100 nm 형상의 채움을 설명했다. 여기서 되먹임이 생긴다. 바닥이 빨라지면 면적이 더 빨리 줄고, 덮임률이 더 오르고, 그래서 더 빨라진다. 형상이 작을수록 같은 두께를 쌓을 때 면적이 바뀌는 비율이 커서 이 효과가 강하다.

NIST의 실험에서 처음 SPS 덮임률이 최적에 가까운 0.054일 때 트렌치는 이렇게 채워졌다. 먼저 바닥의 두 모서리에서 가속제가 농축되어 V자 모양으로 자란다. 두 모서리의 성장면이 가운데서 만나면 오목한 바닥이 더 농축되며 평평해지고 빠르게 올라간다. 입구에 다다르면 면이 볼록하게 뒤집히며 가속제가 묽어진다. 처음 덮임률이 너무 낮으면 농축이 모자라 아래부터 채우지 못한다. 너무 높으면 이미 포화에 가까워 더 모일 여지가 없고, 빠른 도금으로 Cu²⁺가 크게 소모되어 가운데 Void가 생겼다.

이제 세 성장 모드를 나란히 놓고 보자. 첫째와 둘째 칸은 첨가제가 없어 어디서나 반응 속도가 같다. 둘의 차이는 전류뿐이다. 셋째 칸은 SPS·PEG·Cl⁻가 들어 있다. 바닥의 분홍 선 굵기가 가속제 덮임률이다.

마지막 칸의 성공은 처음 덮임률 \(\theta_0\)를 알맞게 맞춘 덕분이다. 그렇다면 가속제를 더 넣으면 더 잘 채워질까. 먼저 예측해 보자.

다 채운 뒤에도 이야기는 끝나지 않는다. 바닥에 모인 가속제는 홈이 다 찬 뒤에도 남아 있어서 그 자리가 계속 빨리 자라고, 홈 위로 둔덕이 솟는다. NIST는 이 Momentum plating(채운 뒤 위로 솟는 과도금 둔덕)이 뒤의 평탄화를 크게 방해하며, 그래서 채움이 끝난 뒤 가속제의 작용을 끄는 Leveler를 넣는다고 설명한다. Leveler는 튀어나온 곳과 모서리의 성장을 그곳의 물질 전달 정도에 비례해 늦춘다.

Seam·Void와 전류 조건

첨가제를 잘 맞춰도 전류를 잘못 주면 채움이 무너진다. Semitool의 특허는 전류 밀도에 따른 채움 실험을 기술한다. 특허에 기술된 내용에 따르면, 4 mA/cm²의 낮은 전류 밀도에서는 Cu 농도 15~36 g/L 모두에서 트렌치가 잘 채워졌지만 표면이 거칠거나 결정립이 컸다. 40 mA/cm²에서는 표면은 매끄러웠으나 트렌치 안에 Seam Void가 보였다. 특허는 이를 높은 전류가 형상 위쪽에 몰려 위쪽이 과도금되었기 때문으로 보았다. 또 컨포멀하게 자라는 것만으로는 빈틈없는 채움이 보장되지 않으며, 트렌치 위쪽이 먼저 막혀 속에 Void가 남는 일이 많다고 적었다. 해법으로 내놓은 것이 2단계 파형이다. 4 mA/cm²로 시작해 32 mA/cm²로 올린 도금은 매끄럽고 컨포멀했다. 청구항은 1단계와 2단계 전류 밀도의 비를 약 1:10 또는 1:8로 적는다.

이 결과는 앞의 모델로 이렇게 해석할 수 있다(원리에서 나온 해석). 가속제가 바닥에 모이는 정도는 Cu를 얼마나 쌓았는지에 따라 정해지지, 시간이 얼마나 흘렀는지에 따라 정해지지 않는다. 전류를 올려도 농축이 빨라지지는 않는다는 뜻이다. 반면 전류가 크면 바닥까지 Cu²⁺를 실어 오는 확산이 따라가지 못해 깊은 곳이 먼저 굶는다. 그러니 홈이 열려 있는 동안은 낮은 전류로 바닥이 앞설 시간을 주고, 홈이 다 찬 뒤에는 남은 두께를 높은 전류로 빨리 쌓는 것이 합리적이다.

홈이 다 찼다고 도금이 바로 끝나지는 않는다. 다마신에서는 필드 위로도 Cu를 넉넉히 쌓은 뒤 CMP로 없앤다. 이렇게 필드 위로 넘친 Cu를 Overburden(필드 위로 넘친 Cu)이라 한다. Novellus 특허에 기술된 내용에 따르면 필드의 Overburden은 보통 가장 깊은 형상 깊이의 약 1.2배 이상이고, 깊이 0.5 µm 형상이면 적어도 약 0.7~0.8 µm가 필요하다. 높은 종횡비 형상을 채운 뒤 위로 솟는 둔덕은 'Momentum' 또는 'Overplating'이라 부른다. Overburden은 결국 버려지는 Cu이고 CMP 비용이다. Faraday 법칙으로 계산하면 0.6 µm를 4 mA/cm²로만 쌓는 데 약 6.8분, 32 mA/cm²로 쌓으면 약 51초가 걸린다. 이제 직접 레시피를 짜 보자.

자가 어닐과 결정립

도금이 끝난 Cu는 그대로 있지 않는다. 1998년 무렵 업계의 관심을 모은 현상이 있다. 1 µm 안팎의 도금 Cu 막은 막 도금했을 때 비저항이 기대값(약 1.7 µΩ·cm)보다 20~25% 높다. 그런데 이 값이 상온에 그냥 두어도 몇 시간에 걸쳐 기대값까지 떨어진다. 이것을 자가 어닐(Self-anneal, 상온 재결정)이라 부른다.

무슨 일이 일어날까. 막 도금한 Cu의 결정립(Grain)은 0.05~0.1 µm로 아주 작다. 몇 시간에 걸쳐 일부 결정립이 이웃을 먹으며 수 µm까지 자라고, 그 사이 결정 방향의 분포가 바뀌며 비저항, 경도, 압축 응력이 줄어든다. 결정립계는 전자를 산란시키므로, 결정립이 커져 결정립계가 줄면 비저항이 수십 % 떨어져 벌크 값에 가까워진다. 결정립계 산란과 크기 효과는 2장에서 다룬다. Andricacos도 이 변화가 결정립 크기의 열 배 증가, 거의 0까지 줄어드는 압축 응력과 함께 일어나며, 결정립 성장의 활성화 에너지가 약 0.92 eV로 Cu 결정립계 확산과 비슷하다고 정리한다. 이렇게 결정립이 커지는 현상을 재결정(Recrystallization)이라 한다. Stanford 자료도 도금 Cu가 자가 어닐 덕분에 다른 증착법보다 훨씬 큰 결정립을 갖는다고 적고, 10 mA/cm²로 도금한 막의 결정립이 2시간, 1일, 60일에 걸쳐 커지는 TEM 사진을 싣는다.

패턴이 있으면 사정이 조금 다르다. 재결정은 형상 가장자리 근처에서 시작한다. Lingk와 Gross는 다마신 트렌치의 위쪽 모서리에서 재결정이 시작해 옆으로 번지며 결국 막 전체를 바꾼다는 것을 FIB 영상으로 보였다. 몇 시간에서 몇 주까지 걸렸고, 폭 0.3~5 µm 가운데 0.8 µm 트렌치에서 가장 빨랐다. 그리고 결정적인 관찰이 있다. 재결정이 끝나기 전에 CMP로 위의 Cu를 없애면 트렌치 안의 Cu는 재결정이 덜 된 채로 남는다. Harper 등의 모델에서는 변화가 시작되기 전에 잠복 시간이 있고, 변화에 걸리는 시간은 막 두께에 반비례한다. 두 관찰을 함께 보면 위에 두껍게 쌓인 Cu가 재결정을 이끄는 셈이다(원리에서 나온 해석).

아래 시뮬레이터는 이 관찰들을 단순한 시간 모델로 묶었다. 결정립이 바뀐 비율 \(X\)가 잠복 시간 뒤 시그모이드 모양으로 0에서 1로 가고, 비저항은 \(X\)에 따라 22% 높은 값에서 1.7 µΩ·cm로 내려간다. 온도를 올리면 활성화 에너지 0.92 eV에 따라 빨라지고, 막이 두꺼울수록 빨라진다. CMP를 하면 그 시점에서 트렌치 안의 재결정이 멈춘다고 단순화했다.